JPS6139131A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はマシンサイクルの動的可変機能をもつデータ処
理装置に関する。

〔発明の技術的背景とその問題点〕

マイクロプログラム制御方式のデータ処理装置に於いて
、マイクロ命令の実行に必要な時間は−そのマイクロ命
令が指定する機能によって異るが、通常は、それらの中
で一番長い時間をマシンサイクルとし、この値は固定と
しているものが多い。この場合、短い実行時間で終了で
きるマイクロ命令は何もしないでマシンサイクル終了を
待つことになシ、効率が悪い。そこで、マシンサイクル
を動的に変えることのできるハードウェアを用意し、マ
イクロ命令の指定によって最適なマシンサイクルを決定
できるようにして、処理の効率を上げ、性能を向上させ
る手段が実現された。

この際、マシンサイクルの指定は、マイクロ命令のオペ
レーション部に従って行なうものや、第６図に示すよう
に、直接、サイクルを指定するフィールドを設けて行な
う場合がある。いずれにしてもファームウェア作成時点
でマシンサイクルが決定される。

ところでハードウェアの動作が複雑になり、命令の先取
シや、キャッシュメモリ等にみられるよう２に、マイク
ロ命令とは無関係に動作する、部分が増加すると、これ
らのハードウェアによってもマシンサイクルは制限をう
けるようになる。

ところが、従来の手段では、マシンサイクルはファーム
ウェア作成時点で決定してしまうので１ハードウエアに
よるマシンサイクルの要求を満たすことができなかった
。

〔発明の目的〕

本発明は上記実情に鑑みなされたもので、命令先取シや
、キャッシュメモリ制御にみられるような、マイクロ命
令の実行に゛無関係にハードウェア動作が行なわれるマ
イクログログ２゛ム方式の処理装置に於いて、それぞれ
の動作に対応したマシンサイクルの指定ができる可変ク
ロック方式のデータ処理装置を提供することを目的とす
る。

〔発明の概要〕

本発明は、マイクロ命令のマシンサイクル指定情報とハ
ードウェア制御によるマシンサイクル要求情報とをもと
にマシンサイクルを決定する機構を設けて、先行制御、
キャッシュメモリ制御など、ハードウェア制御の比率の
高い処理装置であっても、マイクロ命令によるマシンサ
イクル指定を可能とし、ハードウェア制御によるマシン
サイクル指定との共存を実現したもので、これによって
、実行時間にばらつきのある動作があっても、効率的な
マシンの利用ができる。

〔発明の実施例〕

以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。図
中、１はハードウェア制御部１０からのマシンサイクル
指定情報を保持するレジスタ、２はマイクロ命令レジス
タの一部分であるマシンサイクル指定フィールドを保持
するレジスタであシ、ここでは何れも３ビツトで構成さ
れる。３はこの各レジスタ１．２の内容に従ってマシン
サイクルを指示するマシンサイクル指定回路である。４
はマシンサイクル指定回路３の出力（２ビツトのマシン
サイクル指定コード）５に従って定められたマシンサイ
クルに従うクロックを発生するクロ、り発生回路でアシ
、６はそのクロック出力線である。

第２図乃至第５図はそれぞれ一実施例の動作を説明する
だめのもので、第２図は上記レジスタ１，２に貯えられ
る情報のマシンサイクル指定ビットとマシンサイクルと
の対応を示す図、第３図はマシンサイクル指定回路３か
ら出力される２ビツトのマシンサイクル指定コードとマ
シンサイクルとの対応を示す図である。第４図はマシン
サイクル指定回路３の出力５、即ち第３図に示す２ビツ
トのマシンサイクル指定コードに従ってクロック発生回
路４よ多出力されるクロックの周期を示すもので、ここ
では基本クロックの１周期をτで表わしている。第５図
は上記実施例に於ける各部の信号状態を示す図である。

　　、 ここで、第１図乃至第５図を参照して一実施例の動作を
説明する。第１図に示すレジスタ１゜２はいずれも３ビ
ツト長であって、第２図に示す形成に従いマシンサイク
ルを指定する。第２図のマシンサイクルはτの整数倍で
示しているが、τはクロック発生回路４の基本クロック
サイクルである。尚、第２図に於いて各ピットの値がＸ
となっている箇所は′Ｏ”でも′１＃でも良いととを示
している。マシンサイクル指定回路３は上記レジスタ１
．２の各ビットごとの論理和をとった後、第３図のコー
ド対応に従ってマシンサイクル指定コードを発生させる
。第３図に示す２ビツトのマシンサイクル指定コードを
受けとったクロック発生回路４は、そのコードに従うマ
シンサイクルのクロックを発生する。このクロック出力
例を第４図に示す。

次に具体的な動作について第５図に従い更に説明する。

マイクロ命令の指定によるマシンサイクルが５τである
とき、レジスタ２には”　ｏ　ｏ　ｉ　”がセットされ
ている。一方、マイクロ命令の実行に無関係なハードウ
ェア制御の要求によってレジスタ１には”０１１’がセ
ットされている。ここで、ビット１とビット２が同時に
セット（パ１”）しているのは、ハードウェア制御部分
の５τを要求する部分がビット２をセットし、６τを要
求する部分がビット１をセット１したことによる。上記
各レジスタ１，２の論理和は°′０１１”゛となシ、結
果として、マシンサイクルが６τであることが指示され
たことになる＠即ちマイクロ命令による指定、ノ１−ド
ウエア制御各部分からの指定の中の最も長いサイクル指
定が有効になる。

このようにしてマシンサイクルが可変制御されることに
より、先行制御、キャッシュメモリ制御など、ハードウ
ェア制御の比率の高い処理装置であっても、マイクロ命
令によるマシンサイクル指定を可能とし、ハードウェア
制御によるマシンサイクル指定との共存を実現でき、こ
れによって、実行時間にばらつきのある動作があっても
、効率的なマシンの利用ができる。

〔発明の効果〕

以上詳記したように本発明のデータ処理装置によれば、
マイクロ命令のマシンサイクル指定情報とハードウェア
制御によるマシンサイクル要求情報とをもとにマシンサ
イクルを決定する機構を設けて、先行制御、キャッシュ
メモリ制御など、ハードウェア制御の比率の高い処理装
置であっても、マイクロ命令によるマシンサイクル指定
を可能とし、ノ・−ドウエア制御によるマシンサイクル
指定との共存を実現したもので、これによって、実行時
間にばらつきのある動作があっても、効率的なマシンの
利用ができる０

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図乃
至第５図はそれぞれ上記実施例の動作を説明するための
もので、第２図はマシンサイクル指定ビットとマシンサ
イクルとの対応を示す図、第３図はマシンサイクル指定
コードとその内容を示す図、第４図は基本クロックとマ
シンサイクル指定コードに従いクロック発生回路より出
力される可変クロックとの関係を示すタイムチャート、
第５図は上記実施例に於ける各部の信号状態を示す図、
第６図はマイクロ命令の形式を示す図である。 １．２・・・レジスタ、３・・・マシンサイクル指定回
路、４・・・クロック発生回路、１０・・・ノ１−ドウ
エア制御部。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図 第３図 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. マイクロ命令のマシンサイクルを指定する部分を保持す
   る第１の手段と、ハードウェア制御によるマシンサイク
   ルの要求を指示する第２の手段と、前記第１の手段と第
   ２の手段の出力内容に従ってマシンサイクルを決定する
   マシンサイクル指定回路と、このマシンサイクル指定回
   路により指定された周期のクロックを出力するクロック
   発生回路とを具備し、ハードウェア制御による要求に応
   じてマシンサイクルを変化させることを特徴としたデー
   タ処理装置。