JPS6139574A - イメ−ジセンサおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイメージセンサおよびその製造方法に係シ、特
に、密着型の原稿読み取シ装置として用いられる高解像
度のイメージセンサに関する。

〔従来の技術〕

原稿と同一幅のセンサ部を有する長尺読み取）素子を用
いた密着型イメージセンサは、アモルファスシリコン（
ａ−８ｉ　）等のアモルファス半ｉ体ｓるいは硫化カド
ミウム（ＣｄＳ　）−セレン化カドミウム（ＣｄＳｅ’
）等の多結晶薄膜等を光導電体層として利用することに
より、縮小光学系を必要としない大面積デバイスとして
の使用が可能となシ、小型の原稿読み取シ装置等への幅
広い利用が注目されている。

このイメージセンサのセンナ部の基本構造の１つとして
サントイ、チ型センサがあげられる。このサンドイッチ
型センサは第８図に示す如く、基板１上に形成された下
部電極２と、透光性の上部電極３とＫよりて光導電体層
４を桝んだもので、密着型イメージセンサにおいては、
長尺基板上に、このサンドイッチ型センサが複数個（例
えば、８ドツト／Ｉｉの場合日本工業規格Ａ列４番用と
しては１７２８個、同規格Ｂ列４番用としては２０４８
個）並設されている。そして、正確な読み取シを可能と
するためＫは、これらのセンナは互いに完全に独立であ
ると共に、受光部の面積も同一でなければならない。

このため、長尺基板上における各センナの受光面積の規
定についてはいろいろな試みがなされている。

例えば、最も基本的な密着型イメージセンサでは第９図
に示す如く下部電極２も光導電体層４も各センサ毎に分
割形成されると共に、透光性の上部電極３も要部では分
割形成されて、下部電極２と透光性の上部電極３とによ
って光導電体層が挾まれた領域を受光面積（セン？面積
）として規定し、各センサを分離形成している。

この構成では、下部電極の形成、光導電体層の形成、上
部電極の形成、これらすべてにフォトリソエツチングプ
ロセスを用いなければならず製造工程が繁雑である上、
パターンのずれ等によ）、各センナの受光面積にばらつ
きが生じる等の不都合があった。また、上部電極形成の
ための７オトリソエ、チングプロセス等において、マス
クとの境界にあたる部分で光導電体層の端部が汚染され
損傷を受けて信頼性の低下、歩留りの低下を生じるとい
う問題もあった。

また、ノンドープのアモルファスシリコンｔ−ｆｆ１導
電体層として用いた密着型イメージセンサではアモルフ
ァスシリコン自体が高抵抗（暗時の抵抗率〜１０Ωｃｒ
ｒＬ）であることを利用して隣接ピット間（隣接する各
センナ間）の分離（アイソレーシゴン）を省略し、第１
０図−に示す如く、例えば下部電極のみを分割形成し、
光導電体層４および上部電極３は１体的に形成している
。かかる構成におりても上部電極と下部電極との重な）
によって受光面積が規定され、フォトリソエツチングプ
ロセスは、下部電極の形成時に用いられるのみで、上部
電極の着膜は、メタルマス（等を介してスノ臂ツタリン
グ法等によシ選択的に行なわれ、製造工程は簡略化され
るが、メタルマスクの端部にあたる部分も下地の光導電
体層が損傷を受け、これが製造歩留シの低下につながっ
ていた。

これらの問題を解決するため、第１１図又は第１２図に
示す如く、センナの構成部材そのものによって受光面積
を規定するのではなく、遮光膜５によって規定する方法
も考、見られている。

まず、第１１図に示されているのは、第１０図に示され
た構造例における上部電極３の端部近傍で生じた光導電
体層の損“傷がセンサ特性に影響を与えるのを防ぐべく
、その部分を含めて不用部を遮光膜５で遮蔽し、遮光膜
と下部電極とによって受光面が１を規宗している。

この構成では、遮光膜はあくまで下地電極により規定さ
れている受光面積を補助的に規定しているのみであシ、
下地電極の引き出し線６についても遮光膜から露出して
いる部分には、セ／すが形成さルることになシ、この引
き出し線６の面積による影響も各センサの特性のばらつ
きの原因となっていた。

また、第１２図に示す如く下部電極２を大きめの／４タ
ーンで形成しておき、まず、センサの形成された基板表
面全体を表面保護膜７で被覆した後、遮光膜５を形成し
たもので、遮光膜のみによって受光面積を規定している
。この場合、遮光膜に形成される窓部Ｗのパターニング
は精度を要するため、フォトリソエツチング法等によっ
て行なわれる。

この構成では、信頼性は向上するが、保護膜の形成、遮
光膜の・やターニング等のプロセスがＭ　１４である。

〔発明が解決すべき間龜点〕

本発明は、前記実情に鑑み、受光面積のばらつき°、製
造工程における汚染等に起因する信頼性の低下、製造工
程の繁雑さ等の上述の如き餌題点を解決すべくなされた
もので、製造工程が簡単で、各センサの特性にばらつき
がなく、信頼性の高いイメージセンサを提供することを
目的とする。

〔問題点を解決するための手段〕、 上記問題点を解決するため本発明では、基板上で所望の
形状に分割して並設された下部電極とアモルファス半導
体層からなる光導電体層との間に、受光面積（センサ面
積）を規定すべく、該下部電極に対応して絶縁層を付加
的に介在させ、サンドイッチ構造のセンサを構成してい
る。

また製造に際しては、下部電極の形成後、光導電体層の
形成に先立ち下部電極の／９ターンに対応して絶縁層を
形成する工程を通常のセンナの製造工程に付加し、この
絶縁層によって受光面積（センサ面積）を規定するよう
にしている。

〔作用〕

すなわち、受光面積の規定をセンサの形成前、特に、損
傷を受は易い光導電体層の形成前に行なうことかできる
ため、フォトリソエツチングプロセス等によるセンサと
しての信頼性の低下を招くことなく簡単なプロセスで設
計通シの特性のイメージセンサを形成することができる
。

また、受光面積の規定が下部電極側でフォ）　ＩＪノン
エツチング法の微細加工技術を駆使して行なわれること
によってなされるため、センサの特性は一様で精度の良
いものとなる。

〔実施例〕

以下、本発明実施例のマ）　ＩＪクス配線部をもつマト
リクス駆動型のイメージセンサについて、図尺基板上に
１７２８個の光電変換素子からなるセンサが並設されて
なるもので、ｇ１図にその主要部の平面図を示すと共に
、第２図に第１図のＡ−入断面図を示す如くであシ、セ
ンナ部Ｓは絶縁性のガラス基板１１上に所望の形状に分
割形成された電極部１２ａと引き出し線部１２ｂとすら
表る下部電極１２としてのクロム電極と、該引き出し線
部１２ｂを覆うと共に電極部１２ｍを露呈するように形
成された酸化シリコン膜（ＳＩＯりからなる絶縁層１３
と、この上層に一体的に形成されたアモルファス水素化
シリコン層（ａ−８ｌ：Ｈ）からなる光４電坏層１４と
、さらに該光導電体層１４の上層に前記下部電極１２に
重なるように一体的に形成された酸化インジウム錫（Ｉ
ＴＯ）膜からなる透光性の上部電極１５と、該基板のセ
ンサ部の表面全体を覆うように形成されたポリイミド樹
脂膜からなる表面保護膜１６とから構成されている。

また、駆動部りは、各センサの引き出し線に連結され、
縦方向にストライプ状に配列されたクロ今薄膜からなる
第１の配線層１７と、絶縁層１３を介して横方向にスト
ライ、プ状に配列されたクロム薄膜からなる第２の配線
層１８とからなシ、これらの配線層１７および１８は、
夫々、交差する１点のみでスルーホール１９を介して電
気的に接続されておシ、第２の配線層は電源回路（図示
せず）に接続されている。

かかる構成により、引き出しａ１２ｂは絶縁層１３で被
覆され、電極部１２ｍのみが下部電極１２として光導電
体層１４に接触するようになっておシ、下部電極１２と
絶縁層１３とによシ（下部電極側のみによって）受光面
積が規定されているため、狛″度良く規定され得ると共
に各センサの構成部材が７オトリソ工ツチングプロセス
等ニよって損傷を受けることもないため、各センサの特
性のばらつきはほとんどなくすることが可能となる。

また、センサ面積（受光面積）の規定は、下部電極とそ
の上に積層される絶縁層とによって下部電極側でのみ行
なわれるため、光導電体層および上部電極は、従来例に
示された場合のように受光面積の規定に寄与しない。従
って光導電体層および上部電極は、下部電極側で規定さ
れた受光面積を十分に覆う程度に大きめにノ臂ターニン
グすればよく、ノ母ターン端部の膜厚等にばらつきの生
じ易い部分はセンサ構成部として作用しないため、安定
な特性を得ることができ、正確な画像読み取シを行なう
ことのできる高解像度の密着型イメージセンサを得るこ
とができる。

次にこのマトリクス駆動型のイメージセンサの製造方法
について説明する。

まず、絶縁性のガラス基板１１上に、蒸着法によって笛
３図に示す如くクロム薄膜Ｃを着膜する。

次いで、フォトリンエツチング法により、第４図に示す
如く不用部のクロム薄膜Ｃを選択的にエツチング除去し
、所望の形状の下部電極１２と、この下部電極１２の引
き出し線１２ｂに夫々、接続されたストライプ状の第１
の配線層１７とのノＪ？ターン形成を行なう。

この後、ＣｖＤ法忙よシ膜厚約２μｍの酸化シリコン膜
を着膜する。そしてフォトリンエツチング法によシ第５
図に示す如く前記さンサ部では下部電極の引き出し線１
２ｂを覆い、電極部１２ａを露呈せしめると共に、前記
駆動部ではスルーホール１９の穿孔を行ない他の部分は
そのまま残すような形状に、前記酸化シリコン膜のパタ
ーニングを行なう。このとき、酸化シリコン膜の膜厚を
約２μｍ程度に抑えるのは、パターニングの際に下部電
極のｉ４ターンを透視可能なようにするとマスク合わせ
がよシ容易になるという理由によるが、実用上は必ずし
も透明である必要はなく、パターン精度および絶縁度の
みを考慮した厚さにとればよい。

続いて、蒸着法によりクロム薄膜を着膜した後１フオト
リンエツチング法によシ、該クロム薄膜を第６図に示す
如くストライプ状の第２の配線層１８にパターニングす
る。

更に、センサ部の下部電極１２の電極部１２ａを十分に
覆うように光導電体層１４として、ノンドープのアモル
ファス水素化シリコン層をグロー放電法により堆積した
後、さらにこの上層に透光　　性の上部電極１３として
酸化インジウム錫膜をスパッタリング法によ）形成し、
第７図に示す如くサンドイッチ型のセンサすなわち光電
変換装置を形成する。ζこで、下部電極と該下部電極上
に積層された絶縁層によって、受光面積は規定されてい
るため、アモルファス水素化シリコン層および酸化イン
ジウム錫膜のパターニングに際しては、前述の規定され
た受光範画よシも十分広い領域を覆うようにすればよく
、パターン精度は必要でない。従って、ここでは、着膜
すべき帯状の領域に選択窓をもつメタルマスクを使用し
て、選択的に着膜すればよい。

そして最後に、このようにして形成されたセンナ部を／
　ＩＪイミド樹脂膜からなる表面保護膜１６で被覆し、
第１図に示す如く、マ）　ＩＪクス駆動型のイメージセ
ンサを完成する。

この方法では、光導電体層の形成後にフォトリンエツチ
ング工程を実施することなく、受光面積を精度良く規定
することができるため、光導電体層の端部の汚染による
劣化等を生じることもなく、センサ特性が良好で信頼性
の高いイメージセンサを得る仁とができる。

また、絶縁層のパターニングは、駆動部の層間絶縁膜と
同一の工程で行なえばよく、製造工程の簡略化をはかる
ことが寸能となる。

ところで、マトリクス型の配線では、特にイメージセン
サの長尺化に伴い、配線長が長くなってしまい配線層自
体の容量等が無視できないため、配線層、配線間隔等を
考慮して容量の均一化をはかってａる。従って、配線相
互の絶縁物質として基板や空気雰囲気等を考慮しなけれ
ばならないが空気雰囲気の湿度変化はかなりの幅で絶縁
度を変化させると共に基板の表面抵抗にも影響を与える
ことになシ、センサの特性を変化させる場合があったが
、このように絶縁層がスルーホールを除いて基板表面全
体を覆っているため、センサの信頼性が向上する。

なお、゛実施例においては、絶縁層として酸化シリコン
膜を用いたが、窒化シリコン膜（ｓｔＮｘ）等の他の無
機絶縁膜あるいは、ポリイミド系樹脂膜等の有機絶縁膜
等、他の絶縁膜を用いても、同様の効果を得ることがで
きる。

また、実施例においては、マ）　ＩＪクス駆動型イメー
ジセンサについて述べたが、必ずしもこれに限定される
ものではなく、薄膜トランジスタ駆動量密着型イメージ
センサ等のマトリクス配線部をもつデバイスのように゛
駆動部を多層配線技術を用いて形成する場合には、特に
有効でおる。この場合はその層間絶縁膜の形成と同時に
１受光面積規定用の絶縁層の形成を行なえばよいため、
何ら工程を付加する必要もない。

更に、受光面積規定用の前記絶縁層は必ずしも駆動部の
層間絶縁膜と一体的に形成する必要はなく、又、別工程
で形成しても良いことは言うまでもない。

〔発明の効果〕

以上、説明してきたように、本発明によれば、下部電極
とその上に積層された絶縁層とによって受光面積（セン
ナ面積）を規定しているため、各センナの特性は一様で
精度の良いものとなる。

また、受光面積の規定を光導電体層の形成に先立ち、絶
縁層を形成するこ・とによって行なうため、製造が容易
である上、フォトリソエツチングプロセス等によシ、光
導電体層が損傷受けたシすることもなく、センナの信頼
性を向上することができる。

更に、多層配線プロセスを含むデバイスの場合には、層
間絶縁膜の形成と同時に受光面積規定用の絶縁層を形成
すればよいため、プロセスを付加することなく、都合良
く製造することができる。

【図面の簡単な説明】

第１図は、本発明実施例のマトリクス駆動型のイメージ
センサの主要部を示す図、第２図は第１図のＡ−Ａ断面
図、第３図乃至第７図は第１図に示されたイメージセン
サの製造工程を示す図、第８図はサンドイッチ型センサ
の基本構造を示す図、第９図乃至第１２図は従来のセン
サの構造例を示す図である。 １・・・基板、２・・・下部電極、３・・・下部電極、
４・・・光導電体層、５・・・遮光膜、６・・・引き出
し線、７・・・１３・・・絶縁層、１４・・・光導電体
層、１５・・・上部電極、１６・・・表面保護膜、１７
・・・第１の配線層、１８・・・第２の配線層、１９・
・・スルーホール、Ｃ・・・クロム薄膜、Ｓ・・・セン
サ部、Ｄ・・・駆動部。 出願人　代理人　木　村　高　久 第１図 第３図 第４図 第５図 １つ 第６図 第１０図 第１１図 第１２図

Claims (3)

【特許請求の範囲】
1. （１）光導電体層としてのアモルファス半導体層を基板
   上に形成された下部電極と、上部電極とによって挾持し
   てなるサンドイッチ型のイメージセンサにおいて、下部
   電極とアモルファス半導体層との間に、該下部電極とア
   モルファス半導体層との接触を部分的に阻止する絶縁層
   を設け、該絶縁層によって有効受光面積を規定するよう
   にしたことを特徴とするイメージセンサ。
2. （２）前記絶縁層は、少なくとも、該下部電極の引き出
   し線部を覆うように形成されていることを特徴とする特
   許請求の範囲第（１）項記載のイメージセンサ。
3. （３）基板上に形成された下部電極と上部電極とによっ
   て、光導電体層としてのアモルファス半導体層を挾持し
   てなるサンドイッチ型のイメージセンサの製造方法にお
   いて、下部電極パターンを形成した後、光導電体層の形
   成に先立ち、前記下部電極パターンと前記光導電体層と
   の接触を部分的に阻止することにより有効受光面積を規
   定する絶縁層を前記下部電極パターン上に形成する絶縁
   層形成工程を具えたことを特徴とするイメージセンサの
   製造方法。