JPS6139581A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6139581A JPS6139581A JP15903284A JP15903284A JPS6139581A JP S6139581 A JPS6139581 A JP S6139581A JP 15903284 A JP15903284 A JP 15903284A JP 15903284 A JP15903284 A JP 15903284A JP S6139581 A JPS6139581 A JP S6139581A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- gaas
- source electrode
- gaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、Ｓｉ基体上に積層されたＧａＡｓ層に素子
を形成した半導体装置に関するものである。
を形成した半導体装置に関するものである。
（従来の技術）
従来、電力ＧａＡａ電界効果トランジスタ（以下ＦＥＴ
という）においては、熱抵抗の低減及びソースインダク
タンスの低減のために、文献信学技報ＭＷ８１−８５Ｐ
、７−１３に記載されているような、バイア・ホール構
造が採用されている。バイア・ホール構造の製作は、素
子を形成した後、・ぐイア・ホールを形成し、さらにウ
ェハ全体を薄く研摩エツチングした後にウェハの裏面に
熱伝導率の良いヒートシンクとしての金等を厚くメッキ
する。
という）においては、熱抵抗の低減及びソースインダク
タンスの低減のために、文献信学技報ＭＷ８１−８５Ｐ
、７−１３に記載されているような、バイア・ホール構
造が採用されている。バイア・ホール構造の製作は、素
子を形成した後、・ぐイア・ホールを形成し、さらにウ
ェハ全体を薄く研摩エツチングした後にウェハの裏面に
熱伝導率の良いヒートシンクとしての金等を厚くメッキ
する。
（発明が解決しようとする問題点）
しかしながら、このようなバイア・ホール構造を用いる
方法では、ＧａＡｓ基板を１０μｍ〜３０μｍまで薄く
エツチングせねばならず、結晶強度が弱いＧａＡｓ基板
では困難な技術を必要とした。まだ、熱膨張係数がＧａ
Ａｓと比べ２．５倍程異なるＡｕ等を厚くメッキするた
め、組立時に応力が界面に加わシ信頼性を低下させる欠
点があった。
方法では、ＧａＡｓ基板を１０μｍ〜３０μｍまで薄く
エツチングせねばならず、結晶強度が弱いＧａＡｓ基板
では困難な技術を必要とした。まだ、熱膨張係数がＧａ
Ａｓと比べ２．５倍程異なるＡｕ等を厚くメッキするた
め、組立時に応力が界面に加わシ信頼性を低下させる欠
点があった。
（問題点を解決するための手段）
この発明はＳｉ基体上のＧａＡｓ層に形成されたＦＥＴ
において、ＧａＡｓ層上の前記ＦＥＴのソース電極が前
記Ｓｉ基体に接続されてなるものである。
において、ＧａＡｓ層上の前記ＦＥＴのソース電極が前
記Ｓｉ基体に接続されてなるものである。
（作用）
本発明によれば以上説明したように、Ｓｉ基体上のＧａ
Ａｓ層に形成されたＦＦＪＴにおいて、ＧａＡｓ層上の
前記ＦＥＴのソース電極を前記Ｓｉ基体に接続して構成
しているので、前記Ｓｉ基体全体がソース電極及びヒー
トシンクとして働く。
Ａｓ層に形成されたＦＦＪＴにおいて、ＧａＡｓ層上の
前記ＦＥＴのソース電極を前記Ｓｉ基体に接続して構成
しているので、前記Ｓｉ基体全体がソース電極及びヒー
トシンクとして働く。
（実施例）
第１図は本発明の詳細な説明するためのＦＥＴ断面図で
あり、以下図面を用いて説明する。
あり、以下図面を用いて説明する。
Ｓｉ基板１を水素中で９００℃程度の温度で熱処理を行
い、温度を下げＳｉ基板１の（１００）面上にＧａＡｓ
の構成原子が成長時に充分にはマイグレーションできな
い５００℃程度の低温でＧａＡｓを１０００Ｘ程度厚さ
に成長させバッファ層を形成し、このバッファ層のアニ
ール後、このノＺツファ層上ニア００℃程度でさらにＧ
ａＡｓ Ｎ ’に成長し、半絶縁性のＣｒａＡｓ層２が
４μｍ程度の厚さに形成される。次にＧａＡｓ ＮＩ２
にＳｔのイオン注入を行いアニールすることによ！＋、
ＧａＡｓ層２内に洩くチャンネル領域３が形成される。
い、温度を下げＳｉ基板１の（１００）面上にＧａＡｓ
の構成原子が成長時に充分にはマイグレーションできな
い５００℃程度の低温でＧａＡｓを１０００Ｘ程度厚さ
に成長させバッファ層を形成し、このバッファ層のアニ
ール後、このノＺツファ層上ニア００℃程度でさらにＧ
ａＡｓ Ｎ ’に成長し、半絶縁性のＣｒａＡｓ層２が
４μｍ程度の厚さに形成される。次にＧａＡｓ ＮＩ２
にＳｔのイオン注入を行いアニールすることによ！＋、
ＧａＡｓ層２内に洩くチャンネル領域３が形成される。
次にチャンネル領域３上にダート電極４が形成され、デ
ート電極４を境にして一方【コンタクトホール５を介し
てＳｔ基体ＪＫ接続したオーミック接触をなすソース電
極６が形成され、もう一方にはチャンネル領域３上にオ
ーミック接触をなすドレイン電極７が形成され、次にソ
ース、電極６、ドレイン電極ｚ上に、配線電極８が形成
される。
ート電極４を境にして一方【コンタクトホール５を介し
てＳｔ基体ＪＫ接続したオーミック接触をなすソース電
極６が形成され、もう一方にはチャンネル領域３上にオ
ーミック接触をなすドレイン電極７が形成され、次にソ
ース、電極６、ドレイン電極ｚ上に、配線電極８が形成
される。
本発明の実施例によれば、Ｓｉ基体１全体がＦＥＴ１７
） ソー スミ極となり 、／母ソケージにグイボンド
することによ勺、同時にソース電極が接地側に接続され
ることになシンースイングクタンスか大巾に低減できる
。
） ソー スミ極となり 、／母ソケージにグイボンド
することによ勺、同時にソース電極が接地側に接続され
ることになシンースイングクタンスか大巾に低減できる
。
また、Ｓｉ基体１上のＧａＡｓ層２は４μｍと薄いため
、熱抵抗を下げるためにＧａＡｓ層２を研摩エツチング
する必要はない。
、熱抵抗を下げるためにＧａＡｓ層２を研摩エツチング
する必要はない。
またＳｉ基体１とＧａＡｓ層２との熱膨張係数の相異は
、ＡｕとＧａＡｓとの熱膨張係数の相異だ比べると小さ
く、ＦＥＴ形成後の組立、ニーソング等の熱処理に対し
て信頼度が高くなる。
、ＡｕとＧａＡｓとの熱膨張係数の相異だ比べると小さ
く、ＦＥＴ形成後の組立、ニーソング等の熱処理に対し
て信頼度が高くなる。
また、Ｓｉはパッケージ上に形成されたＡｕと節部に共
晶を起こすためダイ？ンド時の半田材料を必要としない
。
晶を起こすためダイ？ンド時の半田材料を必要としない
。
なお、本発明の実施例では、ＦＥＴのソース電極６をＳ
ｉ基体１に接続し、このＳｉ基体１をソース電極及びヒ
ートシンクとして用いる場合を示したが、Ｓｉ基体上に
積層されたＧａＡｓ層に形成されたキャノソシターやイ
ンダクタンス等の回路定数において、この回路定数の接
地部をＳｉ基体と接続することによりＳｉ基体を接地部
とすることもできる。
ｉ基体１に接続し、このＳｉ基体１をソース電極及びヒ
ートシンクとして用いる場合を示したが、Ｓｉ基体上に
積層されたＧａＡｓ層に形成されたキャノソシターやイ
ンダクタンス等の回路定数において、この回路定数の接
地部をＳｉ基体と接続することによりＳｉ基体を接地部
とすることもできる。
（発明の効果）
本発明は以上説明したように、Ｓｉ基体上のＧａＡｓ層
に形成されたＦＥＴにおいて、このＦ’ＥＴのソース電
極をＳｉ基体に接続し、このＳｉ基体をソース電極及び
ヒートシンクとして用いているので、Ａｕ等の厚メッキ
によるバイアホール構造のＦＥＴと同様にソース配線と
ダート配線交差が必要ないなどの効果を得ることができ
、且つ、Ａｕに比べＳｔは、その熱膨張係数がＧａＡｓ
に近いため熱に対しての信頼度も高くなる。またバイア
ホール構造のように、結晶強度が弱いＧａＡｓ基板を１
０μｍ〜３０μｍまで薄くエツチングする必要もなく、
熱抵抗及びソースインダクタンスを低減した半導体装置
容易に形成できる。
に形成されたＦＥＴにおいて、このＦ’ＥＴのソース電
極をＳｉ基体に接続し、このＳｉ基体をソース電極及び
ヒートシンクとして用いているので、Ａｕ等の厚メッキ
によるバイアホール構造のＦＥＴと同様にソース配線と
ダート配線交差が必要ないなどの効果を得ることができ
、且つ、Ａｕに比べＳｔは、その熱膨張係数がＧａＡｓ
に近いため熱に対しての信頼度も高くなる。またバイア
ホール構造のように、結晶強度が弱いＧａＡｓ基板を１
０μｍ〜３０μｍまで薄くエツチングする必要もなく、
熱抵抗及びソースインダクタンスを低減した半導体装置
容易に形成できる。
第１図は本発明の詳細な説明するためのＦＥＴ断面図で
ある。 １・・・Ｓｉ基板、２・・・半絶縁性ＧａＡｓ Ｎ、３
・・・チャンネル領域、４・・・ダート電極、５・・・
コンタクトホール、６・・・ソース電極、７・・・ドレ
イシミ極、８・・・配線電極。
ある。 １・・・Ｓｉ基板、２・・・半絶縁性ＧａＡｓ Ｎ、３
・・・チャンネル領域、４・・・ダート電極、５・・・
コンタクトホール、６・・・ソース電極、７・・・ドレ
イシミ極、８・・・配線電極。
Claims (1)
- 【特許請求の範囲】 Ｓｉ基体上にＧａＡｓ層が積層され、該ＧａＡｓ層に
選択的に形成されたチャンネル領域と、該チャンネル領
域上に形成されたショットキゲートと、該ショットキゲ
ートの両側に形成されたソース電極及びドレイン電極と
を少なくとも備えた半導体装置において、 少なくとも前記ソース電極が前記Ｓｉ基体に接続されて
なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15903284A JPS6139581A (ja) | 1984-07-31 | 1984-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15903284A JPS6139581A (ja) | 1984-07-31 | 1984-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139581A true JPS6139581A (ja) | 1986-02-25 |
Family
ID=15684764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15903284A Pending JPS6139581A (ja) | 1984-07-31 | 1984-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139581A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2637737A1 (fr) * | 1988-10-07 | 1990-04-13 | Thomson Hybrides Microondes | Transistor de puissance en materiaux iii-v sur substrat silicium, et son procede de fabrication |
| FR2655774A1 (fr) * | 1989-12-08 | 1991-06-14 | Thomson Csf | Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442984A (en) * | 1977-07-27 | 1979-04-05 | Nec Corp | Field effect transistor for electric power |
| JPS55105376A (en) * | 1979-01-12 | 1980-08-12 | Fujitsu Ltd | Manufacture process of semiconductor device |
-
1984
- 1984-07-31 JP JP15903284A patent/JPS6139581A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442984A (en) * | 1977-07-27 | 1979-04-05 | Nec Corp | Field effect transistor for electric power |
| JPS55105376A (en) * | 1979-01-12 | 1980-08-12 | Fujitsu Ltd | Manufacture process of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2637737A1 (fr) * | 1988-10-07 | 1990-04-13 | Thomson Hybrides Microondes | Transistor de puissance en materiaux iii-v sur substrat silicium, et son procede de fabrication |
| FR2655774A1 (fr) * | 1989-12-08 | 1991-06-14 | Thomson Csf | Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8803312B2 (en) | Method for manufacturing semiconductor devices having a glass substrate | |
| US3651562A (en) | Method of bonding silicon to copper | |
| EP0823731A2 (en) | Method of forming a semiconductor metallization system and structure therefor | |
| US5138407A (en) | Transistor made of 3-5 group semiconductor materials on a silicon substrate | |
| JP2004319552A (ja) | フリップチップ型対面電極ｈｅｍｔ | |
| JP2868008B1 (ja) | 半導体装置及びその製造方法 | |
| JPS6139581A (ja) | 半導体装置 | |
| JPS5885552A (ja) | 封入ケ−スの基体に半導体ペレツトを設けるためのマウント及びその製造方法 | |
| KR20220027191A (ko) | 열 유도 휘어짐이 감소된 반도체 구조물 | |
| JPH05175247A (ja) | 半導体装置の製造方法 | |
| JP2762987B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62128179A (ja) | 半導体装置 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JPH065880A (ja) | 半導体装置の製造方法 | |
| JPS63155773A (ja) | モノリシックマイクロ波ｉｃの製造方法 | |
| US20030124327A1 (en) | Hybrid substrate and method for fabricating the same | |
| JPH11307577A (ja) | 半導体装置 | |
| Camisa et al. | A flip-chip GaAs power FET with gate and drain via connections | |
| US20240355738A1 (en) | Power Semiconductor Devices Including Beryllium Metallization | |
| JP2513255B2 (ja) | 半導体装置 | |
| JPH08195402A (ja) | 半導体装置およびその製造方法 | |
| JP2549795B2 (ja) | 化合物半導体集積回路及びその製造方法 | |
| JPS62272571A (ja) | 半導体装置 | |
| JPH01102969A (ja) | 化合物半導体素子 | |
| JPH07321343A (ja) | 半導体装置およびその製造方法 |