JPS6140760U - デイジタル信号補正装置 - Google Patents
デイジタル信号補正装置Info
- Publication number
- JPS6140760U JPS6140760U JP12428184U JP12428184U JPS6140760U JP S6140760 U JPS6140760 U JP S6140760U JP 12428184 U JP12428184 U JP 12428184U JP 12428184 U JP12428184 U JP 12428184U JP S6140760 U JPS6140760 U JP S6140760U
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- clock signal
- type flip
- correction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案によるデイジタル信号補正装置の一実施
例を示すブロック図、第２図は第１区の実施例の各部動
作波形図である。 ２・・・・・・Ｄ型フリツプフロツプ回路、１０・・・
・・・ク゜ロツク発生回路。
例を示すブロック図、第２図は第１区の実施例の各部動
作波形図である。 ２・・・・・・Ｄ型フリツプフロツプ回路、１０・・・
・・・ク゜ロツク発生回路。
Claims (1)
- 伝送系から与えられるデイジタル信号を入力するＤ型フ
リツプフロツプ回路と、発振回路を有し上記デイジタル
信号が上記伝送系を通る前のパルス幅に対応する周期を
有するクロツク信号を発生すると共に、このクロツク信
号の発生時点と上記デイジタル信号の立上り時点又は立
下り時点とを比較してその時間差が所定範囲内のときに
上記クロツク信号を直接上記Ｄ型フリツプフロツプ回路
に読込信号として与え、上記時間差が所定範囲外のとき
上記クロツク信号の発生時点を補正して上記Ｄ型フリツ
プフロツプ回路に読込信号として与えるクロック信号発
生回路とを具えたことを特徴とするデイジタル信号補正
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12428184U JPS6140760U (ja) | 1984-08-14 | 1984-08-14 | デイジタル信号補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12428184U JPS6140760U (ja) | 1984-08-14 | 1984-08-14 | デイジタル信号補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6140760U true JPS6140760U (ja) | 1986-03-14 |
Family
ID=30683008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12428184U Pending JPS6140760U (ja) | 1984-08-14 | 1984-08-14 | デイジタル信号補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6140760U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135338A (en) * | 1979-04-09 | 1980-10-22 | Sharp Corp | Pcm system signal recording and reproducing device |
-
1984
- 1984-08-14 JP JP12428184U patent/JPS6140760U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135338A (en) * | 1979-04-09 | 1980-10-22 | Sharp Corp | Pcm system signal recording and reproducing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6140760U (ja) | デイジタル信号補正装置 | |
| JPS60119138U (ja) | パルス発生回路 | |
| JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
| JPS59118036U (ja) | デ−タ入力回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS6142623U (ja) | リセツト回路 | |
| JPS60129747U (ja) | パルス発生回路 | |
| JPS5816564U (ja) | ヒステリシス回路 | |
| JPS5837252U (ja) | パルス幅変調回路 | |
| JPS59186892U (ja) | パラメ−タ方式デイスプレイ回路 | |
| JPS60170834U (ja) | マイクロコンピユ−タ用リセツト回路 | |
| JPS6239300U (ja) | ||
| JPS58101232U (ja) | マイクロコンピユ−タ | |
| JPS60114434U (ja) | パルス発生回路 | |
| JPS60132033U (ja) | パルス発生器 | |
| JPS6126324U (ja) | パルス幅変調制御信号発生器 | |
| JPS6133294U (ja) | パイロツトト−ン発生回路 | |
| JPS5891173U (ja) | ピ−クレベル検出回路 | |
| JPS6025240U (ja) | 周波数変換回路 | |
| JPS5843654U (ja) | 基準信号発生回路 | |
| JPS5816933U (ja) | 二相パルス発生装置 | |
| JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
| JPS6146637U (ja) | モ−ドプログラミング回路 | |
| JPS60181697U (ja) | 目覚し時計 | |
| JPS5823432U (ja) | 雑音抑圧回路 |