JPS6142042A - 監視装置 - Google Patents

監視装置

Info

Publication number
JPS6142042A
JPS6142042A JP16365484A JP16365484A JPS6142042A JP S6142042 A JPS6142042 A JP S6142042A JP 16365484 A JP16365484 A JP 16365484A JP 16365484 A JP16365484 A JP 16365484A JP S6142042 A JPS6142042 A JP S6142042A
Authority
JP
Japan
Prior art keywords
data
area
output
register
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16365484A
Other languages
English (en)
Inventor
Yasutomo Konishi
康友 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16365484A priority Critical patent/JPS6142042A/ja
Publication of JPS6142042A publication Critical patent/JPS6142042A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3051Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置に使用される監視装置に関し、特
にその入出力制御回路に関する。
(従来の技術) 監視装置の機能には種々あるが、これらの機能を実現す
るためには、通常、他の論理装置と同様に、監視装置を
制御する命令群またはマイクロ命令群を使って組立てら
れたプログラムによって操作する方法が一般的である。
従来、この種の監視装置では監視の対象となるシステム
の構成が決定された後、システムの運用方法と絡めて仕
様が決定されているため、−品一葉的な設計となり、シ
ステム個別に開発を必要とする部分が多く、多大な開発
工数を必要としていた。また、今日のように多種多様な
装置から構成されるシステムにおいては、監視装置との
インターフェースも多種多様なものとなっていた。
(発明が解決すべき問題点) 上記のインターフェースを直接、全部取込み、それぞれ
のインターフェースをいちいち制御することはハードウ
ェア量が増大し、ソフトウェアの負担が非常に大きくな
って実用上の欠点になっていた。さらに、システムに対
して増設のような構成変更が生じた場合には、監視装置
に大規模な改造を伴う変更が必要となってくると云う欠
点があった。また、上記の各種インターフェースを何ら
かの手段によりひとつの標準的なインターフェースに変
換した場合には、データの入出力間の切替えにプログラ
ムの仲介が必要であり、データの入出力が頻繁に切替る
時にはソフトウェアの負担が大きくなると云う欠点があ
った。
本発明の目的は、監視装置に複数台にわたって接続され
る装置のなかから、あらかじめメモリ上に格納された値
によって任意の装置を選択し、同時にデータの転送方向
を判別し、入出力データの転送方法としていったん標準
的なインターフェースを通してから個々の装置を接続す
ると共に、各インターフェース間の相違を個々にインタ
ーフェース変換部で収容するようKして上記欠点を除去
し、監視装置の共通化を図ると共にシステム騙有部を可
能な限シ少なくして開発工数を削減し、システム構成の
変更に柔軟に対応でき、入出力データの転送に際してソ
フトウェアの負担を軽減できるように構成した監視装置
を提供することにある。
(問題点を解決するための手段) 本発明による監視装置は第1および第2のエリアと、選
択手段と、制御手段と、インターフェース変換手段とを
具備して構成したものである。
第1および第2のエリアは、メモリ上に形成したもので
ある。
選択手段は、第1のエリアから述次出力される値に対応
して複数の入出力装置のなかから唯一の装置を選択する
ためのもので45る。
制御手段は、メモリ上の第2のエリアと選択された装置
との間で転送されるデータの入力と出力との方向を判別
して制御するためのものである。
インターフェース変換手段は、複数の入出力装置によっ
てそれぞれ相異なるインターフェース全ひとつの共通な
インターフェースに変換スるためのものである。
(実 施例) 次に、本発明の一実施例について図面を参照して詳細に
説明する。
本発明による監視装置は、メモリに格納されたマイクロ
プログラムおよび上位装置からのソフトウェアにより制
御される。
tlc1図は本発明による監視装置の一実施例を示すブ
ロック図である。第1図において、1は監視装置、2〜
4はそれぞれ監視の対象となる個々の装置、lOは監視
装置10制御プログラムを格納するためのメモリ、11
は監視の対象となる装置を識別するための情報としての
デバイスアドレスと、ひとつの装置で複数のデータを取
扱うための情報としてのアドレスと、転送されるデータ
の方向等の制御情報とを組合わせて格納するための第1
のエリア、12は第1のエリア11の制御情報と一対に
して使用され、被監視装置との入出力データを格納する
ための第2のエリアである。21 、22はそれぞれ第
11および第2のエリア11.12の内部の番地を示す
アドレスポインタである。24はメモリアクセスの際に
、第1>よび第2のアドレスポインタ21.22のいず
れの値を使用するか選択するためのセレクタ、20はセ
レクタ24を制御するための制御回路である。いっぽう
、28は第1のエリア11からの制御情報をデコードす
るためのデコード回路、23はメモリアクセスのシーケ
ンスを示すためのファースト/ラスト形フリップフロッ
プ、27は一回の起動で転送されるデータの数を示すレ
ングスカウンタである。制御回路20はデコード回路2
8と、ファースト/ラスト形フリップ70ツブ23と、
レングスカウンタ27とを含むものである。31はイン
ターフェース変換部であり、メモリアクセスに必要な制
御信号、およびデータの入出力方向等のインターフェー
ス制御信号は制御回路20からインターフェース変換部
31に入力される。25は第1のアドレスポインタ21
によって示されたメモリ10の内容を一時的に格納する
ためのレジスタ、26は第2のアドレスポインタ22に
よって示されたメモリ番地への入出力データ、全一時的
に格納するためのレジスタである。
インターフェース変換部31では、監視装置の内部の標
準インターフェースと個々の装置とのインターフェース
をとり、(1号しヘル、極性1、ならびにタイミングの
相違を吸収する。
以上が、本発明による監視装置の一実施例におけるハー
ドウェア構成の説明図である。
次に、上記の監視装置の入出力制御回路の動作について
詳細に説明する。第1のエリア11に格納されたアドレ
スセット等の制御情報と第2のエリア12に記憶された
データとは、それぞれのエリアの先頭番地から1対1に
対応しておシ、第1のエリア11のn番目の制御情報に
対しては第2のエリア12のn番目のデータが入出力さ
れるようになっている。
まず、監視の対象となる装置へデータが出力される場合
に1第1のエリア11のひとつの番地には装置のデバイ
スアドレスおよびアドレスの組合せと、データ出力を示
すビットとを格納し、対応する第2のエリア12には出
力したいデータを書込んでおく。監視の対象となる装置
からデータが入力される場合には、第1のエリア11に
は装置のデバイスアドレスおよびアドレスの組合せと、
データ入力を示すビットとを格納し、対応する第2のエ
リア12は空にしておく。第1および第2のエリア11
.12へのデータの書込みは、マイクロプログラムおよ
びソフトウェアによって自由に実行することができ、デ
ータの出カニリアと入カニリアとを別々に設定すること
なく、−回の起動により入出力データの転送が可能であ
る。従って、第1のエリア11の内容を変更することに
より、システムにおける装置の構成の変更に柔軟に対応
することができる。
第1および第2のアドレスポインタ21 、22には、
起動時にそれぞれ第1および第2のエリア11.12の
先頭番地がセットされており、最初にIElのアドレス
ポインタ21により示されるメモ1JIQの内容が第1
のレジスタ25に対して一時的に格納される。同時に、
デコード回路28によりデータ転送の方向が判別される
。データが出力される場合には第2のアドレスポインタ
22により示されたメモリ10の内容を出力データとし
て第2のレジスタ26に格納した後、制御回路20はイ
ンターフェース変換部31全通して第1のレジスタ25
にセットされたデバイスアドレスにより指定される装置
に対してデータの受取りを要求する。データが正常に受
取られると、第1および第2のアドレスポインタ21.
22の値が更新さ九、次の第1のエリア11の内容が読
出される。
データが入力される場合には、第1のエリア11からの
制御情報をデコードした後、インターフェース変換部3
1全通して第1のレジスタ26にセットされたデバイス
アドレスによシ指定される装置斤に対してデータの出力
が要求される。
制御回路20は指定した装置からのデータを第2のレジ
スタ26に一時的に格納した後、第2のアドレスポイン
タ22によって示された第2のエリア12の番地にその
データを書込む。このようにして、レングスカウンタ2
7の値が+11011になるまでメモリ10と被監視装
置との間のデータ転送が繰り返される。
入出力制御回路は上に説明したように、監視装置に接読
される装置との各種インターフェースを直接入力せず、
インターフェース変換部31全通して、bつたん監視装
置の内部の標準インターフェースに変換することと、プ
ログラムの仲介を必要とせず、あらかじめ用意された制
御情報によって、メモIJIQとの間のデータ転送を自
動的に実行することにより、監視装置の汎用性全増大さ
せ、ハードウェアiを削減し、ソフトウェアの負担を軽
減することが可能である。
以上により、本発明の詳細な説明したが、この実施例に
限定されることなく、次のように拡張することもできる
。すなわち、デコーダ28に与えられる制御情報は、第
1のエリア11からのデータだけではなく、一般に個々
の装置からの情報もインターフェース変換部31全通し
て与えられるように拡張する。
(発明の効果) 本発明は以上説明したように、監視装置に接続された装
置とのインターフェースを、いったん監視装置の内部の
標準インターフェースに変換し、メモリと装置との間で
データ転送を、あらかじめメモリ上に与えられた情報に
よシ制御するように構成することによって、監視装置の
汎用性とハードウェア量の削減、ならびにソフトウェア
の負担の軽減ができると云う効果がある。
表口面の簡単な説明 第1図は、本発明による監視装置の一実施例を示すプロ
ツク図である。
1・・・監視装置  2〜4・・・対象装置10・・・
メモリ   11 、12・・・エリア20・・・制御
回路  21 、22・・・アドレスポインタ23・・
・ファースト/ラスト形フリップフロップ24・・・セ
レクタ  25.26・・・レジスタ27・・・レング
スカウンタ  28・・・デコード回路31・・・イン
ターフェース変換部 21図

Claims (1)

    【特許請求の範囲】
  1. メモリ上に形成した第1および第2のエリアと、前記第
    1のエリアから逐次出力される値に対応して複数の入出
    力装置のなかから唯一の装置を選択するための選択手段
    と、前記メモリ上の第2のエリアと前記選択された装置
    との間で転送されるデータの入力と出力との方向を判別
    して制御するための制御手段と、前記複数の入出力装置
    によつてそれぞれ相異なるインターフェースをひとつの
    共通なインターフェースに変換するためのインターフェ
    ース変換手段とを具備して構成したことを特徴とする監
    視装置。
JP16365484A 1984-08-03 1984-08-03 監視装置 Pending JPS6142042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16365484A JPS6142042A (ja) 1984-08-03 1984-08-03 監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16365484A JPS6142042A (ja) 1984-08-03 1984-08-03 監視装置

Publications (1)

Publication Number Publication Date
JPS6142042A true JPS6142042A (ja) 1986-02-28

Family

ID=15778044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16365484A Pending JPS6142042A (ja) 1984-08-03 1984-08-03 監視装置

Country Status (1)

Country Link
JP (1) JPS6142042A (ja)

Similar Documents

Publication Publication Date Title
US4399503A (en) Dynamic disk buffer control unit
US4145739A (en) Distributed data processing system
US4354225A (en) Intelligent main store for data processing systems
JPH02227763A (ja) データ転送制御システム
US4204252A (en) Writeable control store for use in a data processing system
JPH0619752B2 (ja) データ転送方法及び装置
JPS63106060A (ja) ディジタルデ−タ処理システム用高速相互接続装置
US4070703A (en) Control store organization in a microprogrammed data processing system
US4259718A (en) Processor for a data processing system
EP0037424A1 (en) Data processing system
JPS621047A (ja) メモリ回路を有する半導体装置
JPS6142042A (ja) 監視装置
EP0073081B1 (en) Data processing system having a control device for controlling an intermediate memory during a bulk data transport between a source device and a destination device
JPS6142043A (ja) 監視装置
KR890702154A (ko) 컴퓨터 주변장치 제어기
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPH0778730B2 (ja) 情報処理装置
JPS62221030A (ja) マイクロプログラム制御方式
JPS61276043A (ja) アドレス変換制御方式
JPS6270951A (ja) 情報履歴記憶方式
JPH0520165A (ja) システムバス制御装置
JPH01223547A (ja) 入出力命令変換方式
JPS58151630A (ja) 選択装置
JPH02136949A (ja) 入出力制御装置
JPH0296847A (ja) トレース制御装置