JPS6142140A - 自己整合構造の形成方法 - Google Patents
自己整合構造の形成方法Info
- Publication number
- JPS6142140A JPS6142140A JP7455585A JP7455585A JPS6142140A JP S6142140 A JPS6142140 A JP S6142140A JP 7455585 A JP7455585 A JP 7455585A JP 7455585 A JP7455585 A JP 7455585A JP S6142140 A JPS6142140 A JP S6142140A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- self
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
- H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
- H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/403—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials for lift-off processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
- H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0205—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth during growth of the semiconductor body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
次の順序でこの発明を説明する。
Ａ、産業上の利用分野
Ｂ、開示の概要
Ｃ０従来技術
り、Ｊｌ！明が解決しようとする問題点Ｅ１問題点を解
決するための手段 Ｆ、実施例 Ｆｌ、他の実施例 Ｇ３発明の効果 Ａ、産業上の利用分野 この発明は、半導体基板に自己整合構造を化学的に形成
するための方法に関するものである。
決するための手段 Ｆ、実施例 Ｆｌ、他の実施例 Ｇ３発明の効果 Ａ、産業上の利用分野 この発明は、半導体基板に自己整合構造を化学的に形成
するための方法に関するものである。
Ｂ、開示の概要
この発明により開示されるのは半導体基板における自己
整合構造の形成方法である。この方法においては、半導
体基板上に異なる化合物からなる第１及び第２の層が付
着される。この第２の層は、上記第１及び第２の層とは
異なる化合物の第３の化合物に対して、上記基板に隣接
する上記第１の層の化学変化を可能ならしめる、ある形
状を規定する開口を与える。この第３の化合物は、自己
整合半導体構造を形成するために、上記第３の化合物と
のみ反応し、上記第１及び第２の層とは反応しない試薬
により除去される。この第３の化合物は導波路の形成に
おいては残留され、第１の層とは異なる屈折率を有して
いる。
整合構造の形成方法である。この方法においては、半導
体基板上に異なる化合物からなる第１及び第２の層が付
着される。この第２の層は、上記第１及び第２の層とは
異なる化合物の第３の化合物に対して、上記基板に隣接
する上記第１の層の化学変化を可能ならしめる、ある形
状を規定する開口を与える。この第３の化合物は、自己
整合半導体構造を形成するために、上記第３の化合物と
のみ反応し、上記第１及び第２の層とは反応しない試薬
により除去される。この第３の化合物は導波路の形成に
おいては残留され、第１の層とは異なる屈折率を有して
いる。
Ｃ６従来技術
従来より、自己整合半導体デバイスは周知であり、現在
知られている方法で形成されている。ここで、「自己整
合」とは一般的にＦＥＴデバイスにおいてゲート電極に
隣接してソース及びドレイン電極を位置決めすることを
言う。この自己整合技術は、電極とゲートの間の高抵抗
を回避するために、ゲートの比較的近くに電極を位置決
めするべく開発された。尚、ソース電極とゲートの間の
抵抗はソース抵抗と呼ばれ、ドレイン電極とゲートの間
の抵抗はドレイン抵抗と呼ばれている。このソース抵抗
とドレイン抵抗にはさまざまな要因が関与するが、やは
りソース及びドレイン電極とゲートの間の距離が最も影
響の大きい要因である。
知られている方法で形成されている。ここで、「自己整
合」とは一般的にＦＥＴデバイスにおいてゲート電極に
隣接してソース及びドレイン電極を位置決めすることを
言う。この自己整合技術は、電極とゲートの間の高抵抗
を回避するために、ゲートの比較的近くに電極を位置決
めするべく開発された。尚、ソース電極とゲートの間の
抵抗はソース抵抗と呼ばれ、ドレイン電極とゲートの間
の抵抗はドレイン抵抗と呼ばれている。このソース抵抗
とドレイン抵抗にはさまざまな要因が関与するが、やは
りソース及びドレイン電極とゲートの間の距離が最も影
響の大きい要因である。
そして、ソース抵抗とドレイン抵抗とが高すぎると、Ｆ
ＥＴデバイスの性能が著しく阻害される。
ＥＴデバイスの性能が著しく阻害される。
従来の自己整合技術は、基板上に電極層を付着し、その
電極層上に第２の層を配置して、その第２の層に開口を
形成し、その開口を介して第１の層をエツチングするこ
とにより達成されていた。このエツチング化合物は、第
１の層を除去し第２の層を除去せず以て第２の層をアン
ダーカットするように選択される。このエツチング工程
の後には基板上にゲートを形成するために上記開口を介
しである物質が付着される。このゲート物質は上記開口
の端縁を越えては拡がらず、アンダーカットの程度（第
２の層の下方の第１の層を除去する程度）によりゲート
から第１の層の距離、あるいはゲートに対するソースま
たはドレイン電極の位置決めが決定される。この手続は
自己整合として従来周知であり、ソースとドレインをゲ
ートに隣接して配置するには機械的方法よりも比較的正
確である。
電極層上に第２の層を配置して、その第２の層に開口を
形成し、その開口を介して第１の層をエツチングするこ
とにより達成されていた。このエツチング化合物は、第
１の層を除去し第２の層を除去せず以て第２の層をアン
ダーカットするように選択される。このエツチング工程
の後には基板上にゲートを形成するために上記開口を介
しである物質が付着される。このゲート物質は上記開口
の端縁を越えては拡がらず、アンダーカットの程度（第
２の層の下方の第１の層を除去する程度）によりゲート
から第１の層の距離、あるいはゲートに対するソースま
たはドレイン電極の位置決めが決定される。この手続は
自己整合として従来周知であり、ソースとドレインをゲ
ートに隣接して配置するには機械的方法よりも比較的正
確である。
電極を整合させるための機械的方法は周知であり、例え
ば半導体デバイスにマスクを配置し、そのマスクの開口
を介して電極を付着する方法がある。しかし、この方法
は、マスクの開口の整合が機械的に行なわれ、且つ特に
微小な回路の半導体デバイスの製造にはきわめて高い精
度と小さい誤差許容度とが必要であるため困難である。
ば半導体デバイスにマスクを配置し、そのマスクの開口
を介して電極を付着する方法がある。しかし、この方法
は、マスクの開口の整合が機械的に行なわれ、且つ特に
微小な回路の半導体デバイスの製造にはきわめて高い精
度と小さい誤差許容度とが必要であるため困難である。
従来の自己整合方法は、かなり小さい誤差で素子の分離
（例えば、ＦＥＴにおけるゲート電極に対するソース及
びドレイン電極）を可能ならしめる。この方法でマイク
ロエレクトロニクス回路を形成することは可能であるが
、例えばＦＥＴにおけるソース抵抗及びドレイン抵抗な
どのような素子間の抵抗値を低減するために、半導体デ
バイスの素子をより以上に近接させることが望ましい。
（例えば、ＦＥＴにおけるゲート電極に対するソース及
びドレイン電極）を可能ならしめる。この方法でマイク
ロエレクトロニクス回路を形成することは可能であるが
、例えばＦＥＴにおけるソース抵抗及びドレイン抵抗な
どのような素子間の抵抗値を低減するために、半導体デ
バイスの素子をより以上に近接させることが望ましい。
特に、素子間の距離を数千オングストローム以内に設定
できるような方法が望ましいが、それは従来の自己整合
方法では不可能である。しかし、このように小さい誤差
許容度内で形成しうる自己整合構造は、従来の方法で形
成されるデバイスよりもはるかに小さい半導体デバイス
の形成に利用できよう。
できるような方法が望ましいが、それは従来の自己整合
方法では不可能である。しかし、このように小さい誤差
許容度内で形成しうる自己整合構造は、従来の方法で形
成されるデバイスよりもはるかに小さい半導体デバイス
の形成に利用できよう。
現在採用されている自己整合構造の形成方法が蔵する困
難の一つは、第１の層に基板に対する開口を形成するた
めに酸によるエツチング工程が一般的に使用され、この
ためもしエツチングが適正に制御されないなら、本来残
されるべき回路素子までも除去されてしまう、というこ
とである、しかし、酸は制御が困難である。それに加え
て、電極を除去するために使用される酸は基板をも侵食
する性質がある。従って、従来技術に基づき酸によるエ
ツチングなどの化学的手段によって電極物質を除去する
には、第１の層の除去とその結果得られた第２の層のア
ンダーカットの程度があまり大きくならないようにエツ
チング処理が注意深く制御される必要がある。というの
は、微小回路の別の素子を除去してしまうためのみでな
く、第１の層または電極物質が過剰に除去されると、あ
とでデバイス上に形成される電極とゲートの間の距離が
増大して、デバイスのソース抵抗またはドレイン抵抗が
きわめて高くなるからである。
難の一つは、第１の層に基板に対する開口を形成するた
めに酸によるエツチング工程が一般的に使用され、この
ためもしエツチングが適正に制御されないなら、本来残
されるべき回路素子までも除去されてしまう、というこ
とである、しかし、酸は制御が困難である。それに加え
て、電極を除去するために使用される酸は基板をも侵食
する性質がある。従って、従来技術に基づき酸によるエ
ツチングなどの化学的手段によって電極物質を除去する
には、第１の層の除去とその結果得られた第２の層のア
ンダーカットの程度があまり大きくならないようにエツ
チング処理が注意深く制御される必要がある。というの
は、微小回路の別の素子を除去してしまうためのみでな
く、第１の層または電極物質が過剰に除去されると、あ
とでデバイス上に形成される電極とゲートの間の距離が
増大して、デバイスのソース抵抗またはドレイン抵抗が
きわめて高くなるからである。
さて、近年、情報を伝達し処理するための信号伝達手段
として光を利用することが開発され重要な意義をもつに
至っている。すなわち、光ファイバーと光発生ユニット
（例えばレーザー）とが。
として光を利用することが開発され重要な意義をもつに
至っている。すなわち、光ファイバーと光発生ユニット
（例えばレーザー）とが。
情報を転送し処理するために、微細な回路と組み合せて
開発されている。これらの微細な回路は、光ファイバー
を介して、あるいはレーザーにより伝達された光信号を
受は取り、または伝達するための手段、あるいは導波路
を必要とするが、回路のサイズが小さいためそのような
手段を設けることは容易ではない。言いかえると、その
ような光信号を微細な回路のさまざまな箇所に分配する
ことは、その回路のサイズが光信号を伝達するのに使用
されるシステムのサイズに比較して小さいため困藩であ
る。
開発されている。これらの微細な回路は、光ファイバー
を介して、あるいはレーザーにより伝達された光信号を
受は取り、または伝達するための手段、あるいは導波路
を必要とするが、回路のサイズが小さいためそのような
手段を設けることは容易ではない。言いかえると、その
ような光信号を微細な回路のさまざまな箇所に分配する
ことは、その回路のサイズが光信号を伝達するのに使用
されるシステムのサイズに比較して小さいため困藩であ
る。
Ｄ１発明が解決しようとする問題点
この発明の目的は、上述の困難を克服することのできる
新規な自己整合回路の形成方法を提供することにある。
新規な自己整合回路の形成方法を提供することにある。
この発明の他の目的は、従来技術によるエツチングに依
存しない自己整合回路の形成方法を提供することにある
。
存しない自己整合回路の形成方法を提供することにある
。
この発明のさらに他の目的は、微細回路デバイスの素子
を溶解しない試薬と、その試薬によって除去可能な層と
を用いて実行できる自己整合回路の形成方法を提供する
ことにある。
を溶解しない試薬と、その試薬によって除去可能な層と
を用いて実行できる自己整合回路の形成方法を提供する
ことにある。
この発明のさらに他の目的は、新規な導波路（ｗａｖｅ
ｇｕｉｄｅ）装置の形成方法を提供することにある。
ｇｕｉｄｅ）装置の形成方法を提供することにある。
゛この発明のさらに他の目的は、光信号を微細な回路に
案内するための導波路装置の形成方法を提供することに
ある。
案内するための導波路装置の形成方法を提供することに
ある。
Ｅ０問題点を解決するための手段
この発明は、半導体基板上に導体を付着し、その導体上
に層を付着することにより形成される自己整合半導体デ
バイスに関するものである。この層には、ＦＥＴのゲー
トなどの素子が配置されるべき基板の領域に開口が設け
られる。次に、その導体は、その領域の開口を介して、
ある試薬によって除去される化合物に化学変化される。
に層を付着することにより形成される自己整合半導体デ
バイスに関するものである。この層には、ＦＥＴのゲー
トなどの素子が配置されるべき基板の領域に開口が設け
られる。次に、その導体は、その領域の開口を介して、
ある試薬によって除去される化合物に化学変化される。
この試薬は素子を除去しない。次に、その開口を介して
基板の表面に素子が付着される。そして、開口の端縁か
ら十分な程度だけ導体を化合物に化学変化させ、以てそ
の化合物が後に除去されるとき層の制御された量のアン
ダーカットが得られるようにすることにより自己整合が
行なわれる。その開口を介して基板の表面に例えばＦＥ
Ｔのゲートなどの素子が付着されるときは、導体の端縁
が、開口を介して付着された素子から離隔されて０るが
、その離隔の距離は導体と、開口を介して付着された素
子の間の電気抵抗を最小限に抑えるに十分なほど小さい
。尚、その層は、下層の導体の化学変化が行なわれる際
に化学変化を受けないような任意の導電物質である。
基板の表面に素子が付着される。そして、開口の端縁か
ら十分な程度だけ導体を化合物に化学変化させ、以てそ
の化合物が後に除去されるとき層の制御された量のアン
ダーカットが得られるようにすることにより自己整合が
行なわれる。その開口を介して基板の表面に例えばＦＥ
Ｔのゲートなどの素子が付着されるときは、導体の端縁
が、開口を介して付着された素子から離隔されて０るが
、その離隔の距離は導体と、開口を介して付着された素
子の間の電気抵抗を最小限に抑えるに十分なほど小さい
。尚、その層は、下層の導体の化学変化が行なわれる際
に化学変化を受けないような任意の導電物質である。
ある特定の例においては、ゲルマニウム導体が半導体基
板の上面に配置され、そのゲルマニウムの上面には、金
、モリブデンまたはパラジウムの層が配置される。その
金、モリブデン、ノ（ラジウムの層には開口が形成され
、その開口の下方のゲルマニウムが開口の端縁より上方
に正確に測定された長さ分だけ酸化ゲルマニウムに化学
変化される。次に酸化ゲルマニウムは水、ＨＣＱまたは
プラズマによって除去され、そのあとアルミニウムのよ
うな電極がその開口を介して半導体基板上に付着される
。
板の上面に配置され、そのゲルマニウムの上面には、金
、モリブデンまたはパラジウムの層が配置される。その
金、モリブデン、ノ（ラジウムの層には開口が形成され
、その開口の下方のゲルマニウムが開口の端縁より上方
に正確に測定された長さ分だけ酸化ゲルマニウムに化学
変化される。次に酸化ゲルマニウムは水、ＨＣＱまたは
プラズマによって除去され、そのあとアルミニウムのよ
うな電極がその開口を介して半導体基板上に付着される
。
すなわち、導電体を試薬によって容易に除去できる化合
物に化学変化させることにより、導電体をゲート等の、
半導体基板上に付着された素子に隣接して配置する際の
正確な制御が可能となる。
物に化学変化させることにより、導電体をゲート等の、
半導体基板上に付着された素子に隣接して配置する際の
正確な制御が可能となる。
この導電体の化学変化の制御は、従来導電体を除去する
ために使用されていたエツチング方法に比較して、より
正確でありより容易である。さらに、従来技術のエツチ
ング試薬は本来残存させるべきデバイスや回路の素子を
も除去してしまう傾向がある。
ために使用されていたエツチング方法に比較して、より
正確でありより容易である。さらに、従来技術のエツチ
ング試薬は本来残存させるべきデバイスや回路の素子を
も除去してしまう傾向がある。
この発明はまた、半導体デバイスの基板上にゲルマニウ
ム、シリコン、アルミニウム、タンタルまたはチタン層
のような第１の層を付着してなる導波路の製造方法に係
る。そして、第１の層の上には第２の層が配置され、そ
の第２の層には導波路の形状の開口が設けられる。次に
第１の層が、開口に対応する領域内で化学反応によりそ
の開口形状に一致し、第１の層とは異なる屈折率をもつ
化合物に化学変化される。第１の層としてゲルマニウム
、シリコン、アルミニウム、タンタル及びチタンが使用
できる場合は、それらの層は各々の酸化物に化学変化さ
れる。
ム、シリコン、アルミニウム、タンタルまたはチタン層
のような第１の層を付着してなる導波路の製造方法に係
る。そして、第１の層の上には第２の層が配置され、そ
の第２の層には導波路の形状の開口が設けられる。次に
第１の層が、開口に対応する領域内で化学反応によりそ
の開口形状に一致し、第１の層とは異なる屈折率をもつ
化合物に化学変化される。第１の層としてゲルマニウム
、シリコン、アルミニウム、タンタル及びチタンが使用
できる場合は、それらの層は各々の酸化物に化学変化さ
れる。
Ｆ、実施例
第１図〜第３＠を参照すると、第３図に示す半導体デバ
イス１０が本発明に基づく方法により形成される。この
発明によれば、ＧａＡｓまたはシリコンの基板１２が例
えばゲルマニウムの薄い層などの導電物質１４のような
素子で覆われ、その層１４上には回路手段の配置領域の
上方またはそれに隣接する領域に第２の層１８が配置さ
れる。
イス１０が本発明に基づく方法により形成される。この
発明によれば、ＧａＡｓまたはシリコンの基板１２が例
えばゲルマニウムの薄い層などの導電物質１４のような
素子で覆われ、その層１４上には回路手段の配置領域の
上方またはそれに隣接する領域に第２の層１８が配置さ
れる。
基板１２は通常は電気抵抗が大きいが、基板１２よりも
電気抵抗の小さい領域を含んでいてもよい。
電気抵抗の小さい領域を含んでいてもよい。
ドープされた領域８は周知のイオン打ち込み、拡散また
はエピタキシャル成長の技術を用いて形成される。尚、
領域８は基板１２上に層１４が配置される前に形成され
る。また、ドープされた領域８は典型的にはシリコン、
セレン、ｉｌｌ黄、テルルまたは錫を用いて形成される
。回路手段の配置領域は、半導体デバイスのために標準
的なりソゲラフ手続を用いて層１８中に開口２ｏを形成
することによって決定される０層１８は後で除去可能な
フォトレジストでもよく、あるいは、金、甥、モリブデ
ン、タングステン、パラジウムまたはそれと同様の物質
であってもよい、こうして、−見開口２０が形成される
と、この構造体は層１４の露出部分が反応するような雰
囲気中に置かれ、これにより層１４の開口２０の下方の
部分が、開口２０から外方に化合物１６に化学変化する
。この化合物１６は、ある試薬によって、層１４または
層１８よりも速くデバイス１０から除去されうる。
はエピタキシャル成長の技術を用いて形成される。尚、
領域８は基板１２上に層１４が配置される前に形成され
る。また、ドープされた領域８は典型的にはシリコン、
セレン、ｉｌｌ黄、テルルまたは錫を用いて形成される
。回路手段の配置領域は、半導体デバイスのために標準
的なりソゲラフ手続を用いて層１８中に開口２ｏを形成
することによって決定される０層１８は後で除去可能な
フォトレジストでもよく、あるいは、金、甥、モリブデ
ン、タングステン、パラジウムまたはそれと同様の物質
であってもよい、こうして、−見開口２０が形成される
と、この構造体は層１４の露出部分が反応するような雰
囲気中に置かれ、これにより層１４の開口２０の下方の
部分が、開口２０から外方に化合物１６に化学変化する
。この化合物１６は、ある試薬によって、層１４または
層１８よりも速くデバイス１０から除去されうる。
このことは、その試薬が、層１４．１８、デバイスｌＯ
または基板１２に実質的にほとんど影響を及ぼさないと
いうことを意味する。１つの実施例では１層１４はゲル
マニウムからなり、デバイスが配置される雰囲気は、開
口２０の下方の層１４を酸化ゲルマニウムの領域１６へ
と化学変化させるための空気または酸素のような酸化媒
体である。
または基板１２に実質的にほとんど影響を及ぼさないと
いうことを意味する。１つの実施例では１層１４はゲル
マニウムからなり、デバイスが配置される雰囲気は、開
口２０の下方の層１４を酸化ゲルマニウムの領域１６へ
と化学変化させるための空気または酸素のような酸化媒
体である。
導電体の層１４は次に２つの領域１４及び１４′に分割
される。このように、層１４としてゲルマニウムが使用
される場合は、部分１６が酸化ゲルマニウムに化学変化
されたあとは、層１４が２つのゲルマニウム領域１４及
び１４′に分割される。
される。このように、層１４としてゲルマニウムが使用
される場合は、部分１６が酸化ゲルマニウムに化学変化
されたあとは、層１４が２つのゲルマニウム領域１４及
び１４′に分割される。
！ｇ１４の化合物１６への化学変化は、デバイス１０の
平面にほぼ平行な方向に沿って開口２０の端縁から予定
の範囲内に化合物１６が延長されるように制御される。
平面にほぼ平行な方向に沿って開口２０の端縁から予定
の範囲内に化合物１６が延長されるように制御される。
この制御は、層１４が開口２０を介して雰囲気に曝され
る条件によりなされる。
る条件によりなされる。
１つの実施例では、開口２０を介しての空気またはその
他の酸素源への露出は、酸化的な雰囲気の圧力または分
圧により、またはデバイスをオートクレーブ（ａｕｔｏ
ｃｌａｖｅ）またはその他の圧力装置１１に配置し、ま
たは雰囲気を他の非反応性の気体と混合することにより
（例えば、酸素に窒素または希ガスを混合して酸素の分
圧を調節する）制御される。酸化物からなる化合物は酸
素を含む雰囲気から得られ、窒化物からなる化合物は、
活性窒素成分をもつアンモニアを含む成分から得られる
。
他の酸素源への露出は、酸化的な雰囲気の圧力または分
圧により、またはデバイスをオートクレーブ（ａｕｔｏ
ｃｌａｖｅ）またはその他の圧力装置１１に配置し、ま
たは雰囲気を他の非反応性の気体と混合することにより
（例えば、酸素に窒素または希ガスを混合して酸素の分
圧を調節する）制御される。酸化物からなる化合物は酸
素を含む雰囲気から得られ、窒化物からなる化合物は、
活性窒素成分をもつアンモニアを含む成分から得られる
。
さらに、雰囲気の温度は、その雰囲気の反応性を変更す
るために調節することができる。一般的に、雰囲気の圧
力及び温度を増加させることによって、反応速度が高ま
り、逆に、雰囲気の圧力及び温度を減少することによっ
て、反応速度が低下する。
るために調節することができる。一般的に、雰囲気の圧
力及び温度を増加させることによって、反応速度が高ま
り、逆に、雰囲気の圧力及び温度を減少することによっ
て、反応速度が低下する。
このとき反応性気体の分圧は０．１気圧から１気圧より
やや低いまでの範囲内の任意の圧力でよく、その分圧範
囲を含む雰囲気の圧力範囲は０．１気圧から約１０００
気圧までの間である。この雰囲気を周知の方法でイオン
化してもよく、これにより反応速度が上昇し、反応をよ
り低い温度で行わせることが可能となる。開口２０を介
して層１４を雰囲気に曝す時間もまた、層１８の下方で
層１４を化合物１６に化学変化させる広さを制御するた
めの１つの要因である。すなわち、開口２０を介して層
１４を雰囲気に曝す時間が長ければ長い程、化合物１６
の形成範囲も拡がる。これらはすべてこの分野の通常の
知識を有する者によって調節されうるパラメータである
。どの場合においても、あとで試薬によって化合物１６
を除去する場合に、層１８の同一のアンダーカットが形
成されるように１層１８の下方に同程度だけ化合物１６
が形成されることが重要である。このことは、本発明の
化学的な自己整合方法の要点である。こうして、−見比
合物１６が自己整合半導体デバイスを形成するための所
定の範囲まで形成されると、その化合物１６が除去され
る。層１４がゲルマニウムからなる場合には、化合物１
６は酸化ゲルマニウムからなり、その化合物は、水、過
酸化水素、塩酸などの試薬、または周知のプラズマエツ
チング技術によって除去することができる。化合物１６
を除去するために使用されるプラズマは、フッ素を含む
低アルカンのプラズマであり、ここでフッ素を含むハロ
ゲン化物は、好適には１例えば。
やや低いまでの範囲内の任意の圧力でよく、その分圧範
囲を含む雰囲気の圧力範囲は０．１気圧から約１０００
気圧までの間である。この雰囲気を周知の方法でイオン
化してもよく、これにより反応速度が上昇し、反応をよ
り低い温度で行わせることが可能となる。開口２０を介
して層１４を雰囲気に曝す時間もまた、層１８の下方で
層１４を化合物１６に化学変化させる広さを制御するた
めの１つの要因である。すなわち、開口２０を介して層
１４を雰囲気に曝す時間が長ければ長い程、化合物１６
の形成範囲も拡がる。これらはすべてこの分野の通常の
知識を有する者によって調節されうるパラメータである
。どの場合においても、あとで試薬によって化合物１６
を除去する場合に、層１８の同一のアンダーカットが形
成されるように１層１８の下方に同程度だけ化合物１６
が形成されることが重要である。このことは、本発明の
化学的な自己整合方法の要点である。こうして、−見比
合物１６が自己整合半導体デバイスを形成するための所
定の範囲まで形成されると、その化合物１６が除去され
る。層１４がゲルマニウムからなる場合には、化合物１
６は酸化ゲルマニウムからなり、その化合物は、水、過
酸化水素、塩酸などの試薬、または周知のプラズマエツ
チング技術によって除去することができる。化合物１６
を除去するために使用されるプラズマは、フッ素を含む
低アルカンのプラズマであり、ここでフッ素を含むハロ
ゲン化物は、好適には１例えば。
４フツ化炭素や、モノクロロトリフルオロメタンや、ジ
クロロフルオロメタンや、トリクロロモノフルオロメタ
ンなどである。化合物１６が除去さ 。
クロロフルオロメタンや、トリクロロモノフルオロメタ
ンなどである。化合物１６が除去さ 。
れたあとは、周知のプロセスにより開口２０を介して導
電物質２４を付着することにより、基板１２を半導体デ
バイスに転換することができる（第３図）。第３図にお
いて、層２４及び層２４′は同一の物質であってもよく
、また同時に付着されてもよい。層２４．２４′は例え
ばタングステンまたはアルミニウム層またはタングステ
ン−シリコン、タングステン−アルミニウムのような適
当な混合物であってもよい。これらの層２４．２４′は
例えば蒸着などの周知の方法により付着される。
電物質２４を付着することにより、基板１２を半導体デ
バイスに転換することができる（第３図）。第３図にお
いて、層２４及び層２４′は同一の物質であってもよく
、また同時に付着されてもよい。層２４．２４′は例え
ばタングステンまたはアルミニウム層またはタングステ
ン−シリコン、タングステン−アルミニウムのような適
当な混合物であってもよい。これらの層２４．２４′は
例えば蒸着などの周知の方法により付着される。
次に、デバイスを例えば１〜５分間、４００〜５００℃
で熱処理することにより、層１４と領域８の間にオーミ
ック接点が形成される。尚、この場合、層１４．１４′
はゲルマニウムであり、基板１２と領域８とはＱ ａ
Ａ ｓから成っている。この場合はＦＥＴが形成される
ので、素子２４′にリード端子が接続された後は、素子
、２４′がゲートとなり、一方素子１４’ がドレイン
電極となる。
で熱処理することにより、層１４と領域８の間にオーミ
ック接点が形成される。尚、この場合、層１４．１４′
はゲルマニウムであり、基板１２と領域８とはＱ ａ
Ａ ｓから成っている。この場合はＦＥＴが形成される
ので、素子２４′にリード端子が接続された後は、素子
、２４′がゲートとなり、一方素子１４’ がドレイン
電極となる。
このとき、素子１４と素子２４′の間の距離２６及び素
子１４゛′ と素子２４′の間の距離は、本発明によれ
ば数千オングストローム以内に制御することができ、こ
れにより素子１４′及び２４′の間のソース抵抗、及び
素子１４及び２４′の間のドレイン抵抗が、従来の方法
では容易に達成することのできなかった程度にまで低減
される。こうして、本発明によれば、半導体デバイスの
素子間の距離を従来よりも一層近く配置することができ
る。
子１４゛′ と素子２４′の間の距離は、本発明によれ
ば数千オングストローム以内に制御することができ、こ
れにより素子１４′及び２４′の間のソース抵抗、及び
素子１４及び２４′の間のドレイン抵抗が、従来の方法
では容易に達成することのできなかった程度にまで低減
される。こうして、本発明によれば、半導体デバイスの
素子間の距離を従来よりも一層近く配置することができ
る。
尚、素子２４′は、ＦＥＴのゲートではなく、デバイス
１０またはそれと等価なデバイスを介して電力を制御す
るための回路手段であってもよい。
１０またはそれと等価なデバイスを介して電力を制御す
るための回路手段であってもよい。
素子２４′がゲートとして働く場合以外としては、素子
２４′は導電体、キャパシタ、抵抗または半導体回路そ
れ自体であってもよい。
２４′は導電体、キャパシタ、抵抗または半導体回路そ
れ自体であってもよい。
また、層１４はチタンまたはタンタルの層から成ってい
てもよく、層１８は錫、金、パラジウムまたは銀であっ
てもよい。層１４にチタンまたはタンタルを使用した場
合は、錫、パラジウム、金または銀の層中の開口２０を
介して陽極酸化または酸化工程を行うことにより領域１
６で層１４が２酸化チタンや酸化タンタルなどの化合物
に化学変化する９これらの酸化物はフッ化水素（ＨＦ）
により除去することができる。尚、酸化タンタルや２酸
化チタンは、前述のプラズマによっても除去することが
できる。また、層１４はアルミニウムでもよい。このと
きは、Ｊｉｊｌ１４の領域１６が酸化アルミニウムに化
学変化され、その酸化アルミニウムはプラズマにより除
去することができる。
てもよく、層１８は錫、金、パラジウムまたは銀であっ
てもよい。層１４にチタンまたはタンタルを使用した場
合は、錫、パラジウム、金または銀の層中の開口２０を
介して陽極酸化または酸化工程を行うことにより領域１
６で層１４が２酸化チタンや酸化タンタルなどの化合物
に化学変化する９これらの酸化物はフッ化水素（ＨＦ）
により除去することができる。尚、酸化タンタルや２酸
化チタンは、前述のプラズマによっても除去することが
できる。また、層１４はアルミニウムでもよい。このと
きは、Ｊｉｊｌ１４の領域１６が酸化アルミニウムに化
学変化され、その酸化アルミニウムはプラズマにより除
去することができる。
さらに、層１４はシリコン層であってもよい。このとき
は、層１４の領域１６が２酸化シリコンに化学変化され
、その２酸化シリコンはＨＦにより除去される。最後に
１層１４はシリコン、タンタル、チタンまたはハフニウ
ムから成っていてもよく、これらすべては酸化物または
窒化物に化学変化され、それらはプラズマにより除去す
ることができる。
は、層１４の領域１６が２酸化シリコンに化学変化され
、その２酸化シリコンはＨＦにより除去される。最後に
１層１４はシリコン、タンタル、チタンまたはハフニウ
ムから成っていてもよく、これらすべては酸化物または
窒化物に化学変化され、それらはプラズマにより除去す
ることができる。
Ｆｌ、他の実施例
この発明の方法は、第４図の符号３０で示すような半導
体上の導波路の形成にも適用可能である。
体上の導波路の形成にも適用可能である。
すなわち、第４図においては、シリコン等の基板３２上
に層３４が配置され、層３４には層３８が配置される。
に層３４が配置され、層３４には層３８が配置される。
そして層３８には、第２図のデバイスにおける開口２０
と同様にして開口４０が形成される。層３８中のこの開
口４０は第１の層３４に達するまで延長され、導波路の
幅及び長さを有している。層３４には次に開口４０を介
して化学反応が施される。これにより層３４には、開口
４０に対応する箇所に、その間口４０と長さ及び幅の等
しい化合物３６が形成される。この化合物３６は層３４
とは異なる屈折率を有する。層３４は、薄膜としてゲル
マニウム、アルミニシム、チタンまたはタンタルからな
り、それらは何れも化学反応工程で酸化物に化学変化さ
せることができる。
と同様にして開口４０が形成される。層３８中のこの開
口４０は第１の層３４に達するまで延長され、導波路の
幅及び長さを有している。層３４には次に開口４０を介
して化学反応が施される。これにより層３４には、開口
４０に対応する箇所に、その間口４０と長さ及び幅の等
しい化合物３６が形成される。この化合物３６は層３４
とは異なる屈折率を有する。層３４は、薄膜としてゲル
マニウム、アルミニシム、チタンまたはタンタルからな
り、それらは何れも化学反応工程で酸化物に化学変化さ
せることができる。
これらの金属の酸化物は、もとの金属とは異なる屈折率
をもつ。層３８は例えば錫、パラジウム、タングステン
または金からなるが、フォトレジスト層であってもよい
。フォトレジスト層は、はぼ平らな平面が形成されるよ
うに除去され、その平面上には従来周知の導電体及び絶
縁体のような半導体デバイスの素子が配置されることに
なる。
をもつ。層３８は例えば錫、パラジウム、タングステン
または金からなるが、フォトレジスト層であってもよい
。フォトレジスト層は、はぼ平らな平面が形成されるよ
うに除去され、その平面上には従来周知の導電体及び絶
縁体のような半導体デバイスの素子が配置されることに
なる。
本発明の方法を用いて形成した自己整合半導体デバイス
と導波路デバイスは、半導体または導波路手段を用いた
周知の任意の電子回路に適用することができる。
と導波路デバイスは、半導体または導波路手段を用いた
周知の任意の電子回路に適用することができる。
１つの実施例においては、基板３２は光を信号伝達手段
として利用する情報伝達及び処理のための半導体デバイ
スを備えていてもよい。あるいは、基板３２は例えば半
導体レーザーを備えていてもよい、そして、光ファイバ
ーによってデバイス３０が光信号を受は取ることになっ
ている箇所では、開口４０が光ファイバーから光信号を
受は取るに十分な幅だけ拡がり、それに続いて、微小な
半導体デバイス上の導波路と適合するように開口４０が
狭められている（光ファイバーからの光を半導体基板上
の導波路素子に結合させるための手段はこの分野の当業
者に周知である）。開口４０の幅を増大させても、異な
る屈折率の領域が得られる。
として利用する情報伝達及び処理のための半導体デバイ
スを備えていてもよい。あるいは、基板３２は例えば半
導体レーザーを備えていてもよい、そして、光ファイバ
ーによってデバイス３０が光信号を受は取ることになっ
ている箇所では、開口４０が光ファイバーから光信号を
受は取るに十分な幅だけ拡がり、それに続いて、微小な
半導体デバイス上の導波路と適合するように開口４０が
狭められている（光ファイバーからの光を半導体基板上
の導波路素子に結合させるための手段はこの分野の当業
者に周知である）。開口４０の幅を増大させても、異な
る屈折率の領域が得られる。
この領域は、レーザー信号を受は取ってそのあとデバイ
スへその信号を伝達するために適当である。
スへその信号を伝達するために適当である。
尚、信号の伝達箇所では、微小な半導体デバイス上の導
波路に適合すべく幅の狭い導波路を形成するために、開
口４０が狭められる。この発明の方法を用いて形成され
る導波路はまた、各々が導波管をもつような微小回路チ
ップ間の結線を行うために使用することができる。それ
ゆえ、導波路は電気的な導体のかわりに使用することが
できる。
波路に適合すべく幅の狭い導波路を形成するために、開
口４０が狭められる。この発明の方法を用いて形成され
る導波路はまた、各々が導波管をもつような微小回路チ
ップ間の結線を行うために使用することができる。それ
ゆえ、導波路は電気的な導体のかわりに使用することが
できる。
Ｇ０発明の効果
以上のように、この発明によれば、素子を侵食する性質
をもつエツチングを利用することなく、処理すべき箇所
に一旦化学反応（例えば酸化）させてから、その反応箇
所を除去するようにしたので、素子の必要な箇所までも
除去することがなくなるとともに、きわめて正確に位置
決めされた自己整合構造が得られる。また、この発明の
方法は、導波路（ｗａｖｅ ｇｕｉｄｅ）の形成に適用
することにより、きわめて正確に位置決めされた構造を
与える、という効果も有する。
をもつエツチングを利用することなく、処理すべき箇所
に一旦化学反応（例えば酸化）させてから、その反応箇
所を除去するようにしたので、素子の必要な箇所までも
除去することがなくなるとともに、きわめて正確に位置
決めされた自己整合構造が得られる。また、この発明の
方法は、導波路（ｗａｖｅ ｇｕｉｄｅ）の形成に適用
することにより、きわめて正確に位置決めされた構造を
与える、という効果も有する。
第１図は、第１及び第２の層を付着した状態の断面図、
第２図は、第２の層の開口を介して第１の層に化学反応
させた状態の断面図５、 第３図は、第１の層の化学反応箇所を除去し、導電物質
を付着した状態の図、 第４図は、導波路構造の断面図である。 １２．３２・・・・基板、１４．３４・・・・第１の層
、】８．３８・・・・第２の層、１６．３６・・・・化
学反応を生じた箇所。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） １４イ寸着しｌ；図 第１図 内口
させた状態の断面図５、 第３図は、第１の層の化学反応箇所を除去し、導電物質
を付着した状態の図、 第４図は、導波路構造の断面図である。 １２．３２・・・・基板、１４．３４・・・・第１の層
、】８．３８・・・・第２の層、１６．３６・・・・化
学反応を生じた箇所。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） １４イ寸着しｌ；図 第１図 内口
Claims (6)
- （１）（ａ）基板上に、化学反応により、除去可能な物
質に変化しうる第１の層を付着し、 （ｂ）上記第１の層とは異なる化学的性質をもつ第２の
層を上記第１の層上に付着し、 （ｃ）上記第２の層の予定の箇所に開口を形成し、 （ｄ）上記開口を介して、上記第１の層には、化学反応
を生じさせ且つ上記第２の層にはほとんど化学反応を生
じさせないような反応媒体を作用させ、 （ｅ）上記第１の層の化学反応を生じた箇所を除去する
工程を含む自己整合構造の形成方法。 - （２）上記化学反応が酸化反応である特許請求の範囲第
（１）項に記載の自己整合構造の形成方法。 - （３）上記反応媒体が酸素を含む気体である特許請求の
範囲第（１）項または第（２）項に記載の自己整合構造
の形成方法。 - （４）（ａ）基板上に、化学反応により屈折率が異なる
物質に変化しうる第１の層を付着し、 （ｂ）第１の層とは異なる化学的性質をもつ第２の層を
上記第１の層上に付着し、 （ｃ）上記第２の層の予定の箇所に開口を形成し、（ｄ
）上記開口を介して、上記第１の層には化学反応を生じ
させ且つ上記第２の層にはほとんど化学反応を生じさせ
ないような反応媒体を作用させる工程を含む自己整合構
造の形成方法。 - （５）上記化学反応が酸化反応である特許請求の範囲第
（４）項に記載の自己整合構造の形成方法。 - （６）上記反応媒体が酸素を含む気体である特許請求の
範囲第（４）項または第（５）項に記載の自己整合構造
の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63597584A | 1984-07-30 | 1984-07-30 | |
| US635975 | 1984-07-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142140A true JPS6142140A (ja) | 1986-02-28 |
| JPH0466099B2 JPH0466099B2 (ja) | 1992-10-22 |
Family
ID=24549878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7455585A Granted JPS6142140A (ja) | 1984-07-30 | 1985-04-10 | 自己整合構造の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0171226B1 (ja) |
| JP (1) | JPS6142140A (ja) |
| DE (1) | DE3571721D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240026A (ja) * | 1987-03-27 | 1988-10-05 | Fujitsu Ltd | サイドエツチング方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4006863A1 (de) * | 1990-03-05 | 1991-09-12 | Standard Elektrik Lorenz Ag | Optisches wellenleiterbauelement und verfahren zum herstellen eines optischen wellenleiterbauelementes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269266A (en) * | 1975-12-08 | 1977-06-08 | Fujitsu Ltd | Production of semiconductor device |
| JPS5380167A (en) * | 1976-12-24 | 1978-07-15 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2077476A1 (ja) * | 1970-01-07 | 1971-10-29 | Semi Conducteurs | |
| US3775262A (en) * | 1972-02-09 | 1973-11-27 | Ncr | Method of making insulated gate field effect transistor |
| US3866310A (en) * | 1973-09-07 | 1975-02-18 | Westinghouse Electric Corp | Method for making the self-aligned gate contact of a semiconductor device |
| US3867148A (en) * | 1974-01-08 | 1975-02-18 | Westinghouse Electric Corp | Making of micro-miniature electronic components by selective oxidation |
| US4496419A (en) * | 1983-02-28 | 1985-01-29 | Cornell Research Foundation, Inc. | Fine line patterning method for submicron devices |
-
1985
- 1985-04-10 JP JP7455585A patent/JPS6142140A/ja active Granted
- 1985-07-23 DE DE8585305242T patent/DE3571721D1/de not_active Expired
- 1985-07-23 EP EP85305242A patent/EP0171226B1/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269266A (en) * | 1975-12-08 | 1977-06-08 | Fujitsu Ltd | Production of semiconductor device |
| JPS5380167A (en) * | 1976-12-24 | 1978-07-15 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240026A (ja) * | 1987-03-27 | 1988-10-05 | Fujitsu Ltd | サイドエツチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0171226B1 (en) | 1989-07-19 |
| EP0171226A3 (en) | 1987-08-26 |
| EP0171226A2 (en) | 1986-02-12 |
| JPH0466099B2 (ja) | 1992-10-22 |
| DE3571721D1 (en) | 1989-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0462700B1 (en) | Process for the selective encapsulation of an electrically conductive structure in a semiconductor device | |
| US4253888A (en) | Pretreatment of photoresist masking layers resulting in higher temperature device processing | |
| US5316966A (en) | Method of providing mask alignment marks | |
| US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
| US4277884A (en) | Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands | |
| JPS62232127A (ja) | 半導体デバイスの製造方法 | |
| JPS61190984A (ja) | 高融点金属シリサイド層を形成する方法 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| JPS60116135A (ja) | エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法 | |
| EP0784216A2 (en) | Method of manufacturing an optical device with a groove accurately formed | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPS6211228A (ja) | 自己整合型ＴｉＳｉ↓２プロセスにおけるシリコンの横方向拡散を制御する改良方法 | |
| JPS6158974B2 (ja) | ||
| US4766093A (en) | Chemically formed self-aligned structure and wave guide | |
| JPS60144973A (ja) | 短路薄膜形電界効果トランジスタ | |
| JPH0466099B2 (ja) | ||
| US6100157A (en) | Formation of alignment mark and structure covering the same | |
| EP0978869B1 (en) | Method for forming a minute resist pattern and method for forming a gate electrode | |
| JPH05502760A (ja) | 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法 | |
| US6037670A (en) | Alignment mark and structure covering the same | |
| JPS5960405A (ja) | 光導波路およびその製造方法 | |
| US4821094A (en) | Gate alignment procedure in fabricating semiconductor devices | |
| JPS59161074A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6058678A (ja) | 半導体装置およびその製造方法 | |
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 |