JPS614237U - ビデオテ−プレコ−ダ - Google Patents
ビデオテ−プレコ−ダInfo
- Publication number
- JPS614237U JPS614237U JP8432884U JP8432884U JPS614237U JP S614237 U JPS614237 U JP S614237U JP 8432884 U JP8432884 U JP 8432884U JP 8432884 U JP8432884 U JP 8432884U JP S614237 U JPS614237 U JP S614237U
- Authority
- JP
- Japan
- Prior art keywords
- tape recorder
- video tape
- circuit element
- signal
- selector circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の実施例のブロック図、第２図は第１図
の信号のタイミング関係を示す図である。 １，２：中央処理装置、１−１．２−１：割込信号入力
端子、１−２．２−２：信号バスライン、３，４：入出
力パスセレクタゲート、３一１．４−１：制御端子、３
−２．３−３．４−２．４−３：入出力バス端子、５：
メモリ（ＲＡＭ）、６：制御信号発生器、７：ｃｐｕ１
，２の入出力バス、８：メモリ入出力バス、９，１０；
制御信号、１１：垂直同期信号。
の信号のタイミング関係を示す図である。 １，２：中央処理装置、１−１．２−１：割込信号入力
端子、１−２．２−２：信号バスライン、３，４：入出
力パスセレクタゲート、３一１．４−１：制御端子、３
−２．３−３．４−２．４−３：入出力バス端子、５：
メモリ（ＲＡＭ）、６：制御信号発生器、７：ｃｐｕ１
，２の入出力バス、８：メモリ入出力バス、９，１０；
制御信号、１１：垂直同期信号。
Claims (1)
- 複数のデジタルコンピュータ（以下ＣＰＵと称す）を有
するビデオテープレコーダにおいて、１個又は複数個の
メモリを有し、このメモリの入出力信号と制御信号バス
と各々のＣＰＵの入出力信号と制御信号バスとの間を双
方向、片方向のトライステート又はオープンコレクタ出
力等のセレグタ回路素子を用いて接続し、セレクタ回路
素子の制御をビデオ信号に含まれる同期信号又はビデオ
信号に同期した信号によって作られた制御信号で行うよ
うにしたビデオテープレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8432884U JPS614237U (ja) | 1984-06-08 | 1984-06-08 | ビデオテ−プレコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8432884U JPS614237U (ja) | 1984-06-08 | 1984-06-08 | ビデオテ−プレコ−ダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS614237U true JPS614237U (ja) | 1986-01-11 |
Family
ID=30633752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8432884U Pending JPS614237U (ja) | 1984-06-08 | 1984-06-08 | ビデオテ−プレコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS614237U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394745A (en) * | 1977-01-31 | 1978-08-19 | Copal Co Ltd | Method of processing data |
| JPS57152057A (en) * | 1981-03-14 | 1982-09-20 | Toshiba Corp | Memory device |
-
1984
- 1984-06-08 JP JP8432884U patent/JPS614237U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394745A (en) * | 1977-01-31 | 1978-08-19 | Copal Co Ltd | Method of processing data |
| JPS57152057A (en) * | 1981-03-14 | 1982-09-20 | Toshiba Corp | Memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS614237U (ja) | ビデオテ−プレコ−ダ | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS5953455U (ja) | 表示コントロ−ラ | |
| JPS58191769U (ja) | 同期信号切換回路 | |
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPS5996621U (ja) | リモ−ト入出力部の接続チエツク装置 | |
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS59177240U (ja) | 出力回路 | |
| JPS60109133U (ja) | 半導体集積回路 | |
| JPS58174748U (ja) | 同期信号リ−ド接続回路 | |
| JPS6312242U (ja) | ||
| JPS59189336U (ja) | 入力回路 | |
| JPS59161185U (ja) | デジタル画像表示回路 | |
| JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
| JPS59138928U (ja) | プロセス出力回路 | |
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPS6034652U (ja) | 情報転送装置 | |
| JPS6020651U (ja) | 画像表示制御装置 | |
| JPS60112857U (ja) | マイクロプロセツサ間のデ−タ転送回路 | |
| JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS5948137U (ja) | フリツプフロツプ回路 | |
| JPS6054334U (ja) | 集積回路装置 |