JPS6143046A - デイジタル伝送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、交換局と端末との間で時分割的に送信及び受
信を行って１、等価的に全二重通信を行う時分割方向制
御方式を用いたデ、イジタル伝送制御方式に関するもの
である。

〔従来の技術〕

°交−局、！：ＩｌＩ末□との間を４線デイジタル回線
で接続した場合ｉよ、簡単に全二重通信方式によるディ
ジダル伝送が可細とな□るが、４線デイジタル回線は、
２線ディジタル−線に比較して回線コストが−りなる欠
点がある―そこで、２線デイジタル回線を用いで、時分
割的に送信と受信とを切換えることにより、全二重通信
方式と同等なディジダル伝送を行゛うようにした時分割
方向制御方式が提案されているン 例えば、第６図に示すように、交換局１には回線終端装
置４、通話路ネットワーク（ＮＷ）５、′中央制御装置
（ＣＯ）６、トランク７等が設けられ、回線終端装装置
４と端末２の回線終端装置８との間が２線ディジ身ル回
線３により接続され、中央制御装置６により通話路ネッ
トワーク５を制御して、端末２，２“間を接続し、交換
局１と端末２との間では、時分割方向制御方式によりデ
ィジタル伝送を行子場合、′第７図の（ａ）に示すよう
に、交換局１から端末２へ情報を送出し、（ｂ）に示す
ように、端末２から交換局１へ情報を送出し、１周期Ｔ
のほぼ半分を交換局１に割当て、残りの半分を端末２に
割当てることにより、それぞれ同じ転゛′″″′″ｉ；
ニニニ：τＩ：〜６□９気ｊ、交換局ｌと端末２との間
の転送情報量は、相互に同じ場合ばかりでなく、一方か
ら送出する情報のみが多い場合がある。従来は、このよ
うな伝送情報量が異なる場合に於いても、時分割方向制
御方式に於ける１周期Ｔ内の情報送出期間の割当ては、
予め定められたままであるから、一方から他方へのみ転
送情報量が多い場合には、他方から一方への割当時間は
、遊び時間に相当することになって、有効なディジタル
伝送ができない欠点があった。

本発明は、伝−送情報量が多い方に懸で割当時間を長く
することを可能として、短時間で伝送を行わせることを
目的とするものである。

〔問題点を解決するための手段〕 本発明のディジタル伝送制御方式は、送信ビット長情報
をセントするレジスタと、クロック信号をカウントする
カウンタと、このカウンタのカウント内容と前記レジス
タのセット内容とを比較して送信情報の送信開始及び終
了のタイミングを制御−する手段とを備えそ、レジスタ
にセットする送信ビット長情報を伝謙情報量に対応して
変更し、それによって、時分割方向制御方式に於ける１
周期内の送信ビット長を変更するものである。

〔作用〕

レジスタにセットされた送信ビット長情報と、カウンタ
のカウント内容とを比較することにより、所望のビット
長の情報が送信されたことを識別できるので、レジスタ
のセント内容を変更すれば、１周期内の送信ビット長を
変更することができる。従って、送信情報量が多い方の
送信ビット長を長（することにより、短時間で伝送を終
了させ−ることができる。この時、送信ビット長と受信
ビット長との総和が一定となるように制御すれば、１周
期Ｔ内の伝送ビットクロックは同一とすることができる
。

〔実施例〕

以下図面を参照して零発嬰ρ実施例について詳細に説明
する。

、！１図は本発明の実轡例の回線終呻装置の要部゛ブロ
ック図であり、１１５、は受信入力端子、１２．は受信
信号から、クロック信号を伸出する為の位相同期回路等
を含むクロック抽出回路、１３はフリップフロップ、１
４は受信バッツァメモリ、１５は通話路ネットワーク等
に接続される受信、出力端子、１６はフレーム同期ピン
トの検出及びマルチフレーム同期ビットの検出を行うフ
レーム同期回路、１７は送信及び受信のタイミング制御
を行うタイミング制御回路、１８は通話路ネットワーク
等に接続される送信入力端子１．１９、は送信バ、ソフ
ァメモリ、２０は送信符号化回路、２１は送信出力端子
である。　　　　　　　　　　　、　。

受信情報は、受信入力端ネ１１からり、ロック抽出回路
１２及びフリップフロップ１３のデータ端子りに加えら
れ、クロック抽出回路１２により抽出されたクロック信
号は、フ、リップ−フロップ１３のクロック端子ＣＫ、
フレーム同期回路１６及びタイミング制御回路１７に加
えられる。従って、フリップフロップブ１３により受信
情報はビット同期がとられ、このフリップフロップ１３
のＱ端子出力信号は、受信ノーツイア、メモ１月４、フ
レーム同期回１１１６＆ｆｆタイミ゛ング制御回路１７
に加えられ、フレーム同“−回□路１６により受信情報
のフレー五同期、がとられて、フレーム同期検出信号は
タイミング制御回路１７に加えられる。

第２図（ａ）は送信フレームフォーマットの説明図であ
り、Ｆはフレーム同期ビット、Ｍはマルチフレーム同期
ビット、ＮＢはビット長情報フィール゛″ド、Ｂｌは音
声情報フィールド、Ｂ２はデータフィー、ルド１．Ｄ、
は制御信号フィールド、ｂはバランスビ゛ットであり、
パリティビットとして利用することもできる。ビット長
情報フィールドＮＢは、交換局側から端末へ送信ビット
長情報を伝送し、又端末−から交換局側へ送信ビット長
変更要求を５伝送する為に用いるものであり、送信ビッ
ト長情報ｉ伝送する場合に、゛１フレーム内の複数ビッ
ト構成とすることもできるが、例えば、１ビツト構　　
　　　□成として、マルチフレームにより所望の送信ビ
ット長情報を伝送することもできる。

例えば、第２図の中）に示すように、′１ビット構成の
ビット長情報フィールドＮＢのマルチフレームにより、
マルチフレーム同期ビットＭＦ、有効無効表示ビットＡ
、音声情報フィールドＢ１のビット長情報、データフィ
ールドＢ２のビット長情報を構成することができる。例
えば、１マルチフレームを１２フレームにより構成した
場合、１ビツトのマルチフレーム同期ビットＭＦ、１ビ
ットの有効無効表示ピッｌ−Ａ、５ビットの音声情報フ
ィールドＢ１のビット長情報、５ビツトのデータフィー
ルドＢ２のビット長情報の合針１２ビット構成とするこ
とができ、この場合は、Ｂ１とＢ２の送信ビット長は、
０から３１ビツトとすることができる。なお、音声情報
とデータとを同時に伝送するシステムでない場合は、何
れか一方のフィールドにより送信ビット長情報を伝送す
ることができる。

交換局側の回線終端装置に於いて、タイミング制御回路
１７のレジスタに送信ビット長情報として、音声情報フ
ィールドＢ１のビット長情報と、データフィールドＢ　
’２．のビット長情報とを、中央制御装置（ＣＣ）の制
御によりセントすると、フレーム同期ビットＦとマルチ
フレーム同期ビットＭとビット長情報フィールドＮＢと
の後に、音声情報が送信バッツァメモリ１９から読出さ
れ、送信符号化回路２０を介して送出される。又音声情
報フィールドＢ１のビット長情報と、データフィールド
Ｂ２のビット長情報との送信ビット長情報が、ビット長
情報フィールドＮＢにより送出される。

端末側の回線終端装置に於いては、受信入力端子１１に
加えられた受信情報からクロンク抽出回路１２によりク
ロック信号を抽出し、フリップフロップ１３によりビッ
ト同期した受信情報として、受信バッツプメモリ１４．
フレーム同期回路１６及びタイミング制御回路１７に加
えることになる。フレーム同期回路１６は、フレーム同
期ビットＦ及びマルチフレーム同期ビットＭを検出し、
それによりフレーム同期及びマルチフレーム同期をと二
で、フレーム同期検出信号をタイ、ミング制御回路１７
に加える。タイミング制御１回路１７はフレーム同期検
出信号により、ビット長情報？゛イールドＮＢを抽出し
、マルチフレームにより第２図の（ｂ）に示すような、
音豐情報フィールドｉ３１？ビット長情報と、データフ
ィールドＢ２のビット長情報とをレジスタにセットし、
抽出したクロック信号をカウンタでカウントして、その
カウント内容とレジスタのセット内容とを比較すること
により、交換局より受信した一一情報フイールド、Ｂｌ
とデータフィールドＢ２との識別を行う。

又端末側の回線終端装置の送信バッファメモリ１９を制
御する場合、タイミング制御回路１７は、時分割方向制
御方式に斡ける１周期Ｔと転送ビット速度によって定ま
る送受信ビット総数か怜レジスタにセットされた送信ビ
ット長を減算することにより、端末側から交換局側へ送
出することができるビット長が決まるので、そのビット
長と、クロック信号をカウントしたカラｙりの内容とが
できる。

第３図は制御シーケンス説明図であり、（Ａ）は交換局
−で送信ビン、ト長を変更する場合を示し、変更後の転
送′情報−をビット長情報フィールドＮＢにより端末へ
通知し、端末では送信フレームフォーマットの構成を決
定し、その中の音声情報フィールドＢｌ及びデータフィ
ールドＢ２のビット長変更を斤ε１、交換局でもビット
長の変更を行　　　　　−うちのそあり、前述のように
タイミング制御回路１７゛のレジスタに、送信ビット長
情報をセットするこぶによって、送信ビット長を変更で
きることｉなる。　　　　□ 又−末に於い″て送信ビット長を変更する必要が生じた
場合は、（Ｂ）に示すように、端末から転送速度変更要
求を、ビット長情報フィールドＮＢを用いて交換局へ送
出する。交換局では、その転送速度変更要求に対して実
現可能か否かを識別し、変更可能の場合は、フレームフ
ォーマットの構成を決定し、その中の音声情報フィール
ドＢ１及びデータフィールドＢ２のビット長を変更し、
且つビット長情報フィールドＮＢにより端末へ転送情報
量の変更を通知し、端末では送信フレームフォーマット
の構成を決定して、前述と同様にビット長を変更するこ
とになる。

第４図は、タイミング制御回路の要部ブロック図であり
、３１．３２はレジスタ、３３はフレーム同期検出信号
ＳＹＮでリセットされてクロック信号ＣＬＫをカウント
するカウンタ、３４はデコーダ、３５．３６は比較回路
、３７〜４ｏはフリップフロップである。交換局側の回
線終端装置に於けるタイミング制御回路１７に於いては
、中央制御装置（ＣＣ）等からの制御により、レジスタ
３１に音声情報フィールドＢ１のビット長情報に相当す
るカウンタのカウント値がセントされ、又レジスタ３２
にデータフィールドＢ２のビット長情報に相当するカウ
ンタのカウント値がセットされる。

カウンタ３３はクロック信号ＣＬＫをカウントして、そ
のカウント内容をデコーダ３４、比較回路３５．３６に
加える。デコーダ３４は、フレームフォーマットのフレ
ーム同期ビフトＦ、マルチフレーム同期ビットＭ、ビッ
ト長情報フィールドＮＢを合計したビット長が３ビツト
とすると、カウンタ３３のカウント内容が３となった時
に、ツリツブフロップ３７のセット端子Ｓに１”の信号
を加えてセットし、Ｑ端子出力信号ａを“１″とする。

又レジスタ３１のセント内容とカウンタ３３のカウント
内容とが比較回路３５により比較され、比較一致となる
と、フリップフロップ３７のリセット端子Ｒと、フリッ
プフロップ３８のセット端子Ｓとに“１″の信号が加え
られ、ツリツブフロップ３７のＱ端子出力信号ａは０″
に、フリップフロップ３８のＱ端子出力すは“１”とな
る。

又レジスタ３２のセット内容とカウンタ３３のカウント
内容とが比較回路３６により比較され、比較一致となる
と、フリップフロン１３８のリセット端子Ｒと、ツリツ
ブフロップ３９のデータ端子りとに１″の信号が加えら
れ、フリップフロンリップフロップ３９のＱ端子出力信
号Ｃは、クロック信号ＣＬＫのタイミングで１１″ｊ９
．次のクロック信号ＣＬＫによりツリツブフロップ３９
はすゞ・トされ・又フリ・プフ〒・プ４０はゞットされ
るので、そのＱ端子比々信号ｄは１″となる。

第５図は第４図の動作説明図で条り、第５図の（ａ）は
ツリツブフロップ３７のＱ、ｌ干出力信号ａで、音声情
報フィールドＢ１の送信タイミング信号、（ｂ）はフリ
ップフロップ３８のＱ端子出力信号すで、データフィー
ルドＢ２の送信タイミング信号、（Ｃ）はフリップフロ
ップ３９のＱ端子出力信号Ｃで、制御信号フィールドＤ
の送信タイミング信号、（ｄ）はフリップフロップ４０
のＱ端子出力信号ｄで、バランスビットｂの送信タイミ
ング信号、（ｅ）は送信フレームフォーマットを示す。

カウンタ３３はフレーム同期検出信号ＳＹＮによりリセ
ットされて、クロック信号ＣＬＫのカウントを開始する
ものであり、カウンタ３３のカウントされるフリップフ
ロップ３７のＱ端子出力信号ａは、フレーム同期ビット
Ｆ、マルチフレ］ム同期ビットＭ及びビット長情報フィ
ールドＮＢの送出後行“１”となる。そして、レジスタ
３１にセットされた内容が示す音声情報フィールドＢ１
のビット長９間“１″が継続し、−送信バッツァメモリ
１９から音声情報フィールドＢ１の送出が行”：五エフ
９７”３７゜。４イ、ヵ１８ッ８が０″となると共に、
フリップフロップ３８のＱ端子出力信号すが“１”とな
り、レジスタ３２にセットされた内容が示すデータフィ
ールドＢ２のビット長め間“１”が継続し、送信バッフ
ァメモリ１９からデータフィールドＢ２の送出が行われ
ることになる。

次にフリップフロップ３８のＱ端子出力信号すが′０”
とな−ると共に、クロック信号ＣＬＫのタイミングでツ
リツブフロップ３９のＱ端子出力□信号Ｃが“１”とな
り、制御信号フィールドＤの送出が行われ、次クロック
信号ＣＬＫによりフリップフロップ４０のＱ端子出力信
号ｄが１”となり、バランスビットｂの送出が行われる
。

又端末２に於いては、交換局からビ“１長情報フィール
ドＮＢにより転送されるビット長情報に対応して、送信
タイミングが制御されるものであり、このビット長情報
フィールドＮＢは、フレーム同期検出信号をもとにタイ
ミング制御回路１７で抽出し、レジスタ３１．３２にセ
ットすることができる。その場合、交換局１から端末２
に割当てた端末の送信ビット長を示すビット長情報の場
合は、そのままレジスタ３１．３２にセットし、カウン
タ３３を送信開始タイミングでリセットする構成とする
ことによって、前述と同様に動作し、指定されたビット
長で送信することができる。

又交換局１からビット長情報フィールドＮＢにより送出
したビット長情報が、交換局１のタイミング制御回路１
７のレジスタ３１．３２にセットされたビット長情報の
場合は、端末２のタイミン１　　　　　　　　グ制御回
路１７でそのビット長情報フィールドＮＢを抽出すると
共に、端末２が送信し得るビット長に変換してレジスタ
３１．３２にセットすれば前述と同様な動作が可能とな
る。又抽出したビット長情報をそのままセジスタ３１．
３２にセントした場合は、比較回路３５．３６に於ける
比較論理を変更すれば、端末２に於ける送信ビット長の
制御を行うことができる。

従って、時分割方向制御方式に於ける１周期Ｔは一定で
あるから、（ｆ）に示すように交換局１から端末２へ送
出する送信情報のビット長を長くすると、（ｇ′）に示
すように端末２から交換局１へ送出す′る送信情軸のビ
ット長が短（なる。即ち、交換局１から端末２への転送
情報量が多い時に、交換局１から送出する送信ビット長
を長くすることにより、等価的な伝送速度を大きくする
ことができる。反対に端末２から交換局１への転送情報
量が多い場合は、前述のように交換局１へ転送速度変更
要求を送出することになり、交換局１に於ける判断によ
って、送信ビット長の変更が行われる。

〔発明の効果〕

以上説明したように゛、本発明は、送信ビット長情報を
セットするレジスタ３１．３２と、クロック信号ＣＬＫ
をカウントするカウンタ３３と、比較回路３５．３６や
フリップフロップ３７〜４０゛　等からなる手段とを備
えて、レジスタ３１．３２にセットされた送信ビット長
情報を必要に応じて変更することにより、時分割方向制
御方式による１周期Ｔ内の送信ビット長を変更し、転送
情報量の多い方の等価的な転送速度を太き（することが
できるものであり、交換局ｌと端末２造の間の転送情報
量に対応して、→価転送速度を可−とすることができる
ので、効率の良い時分割方向制御方式によるディジタル
伝送を行わせることができる利点がある。　　　　　　
　　　、

【図面の簡単な説明】

第１図は本発明の実施例の回線終端装置の要部ブロック
図、第２図はフレームフォーマット説明図、第３図は制
御シーケジス説明図、第４図番上本発明の実施例のタイ
ミング制御回路の要部ブロック図、第５図は第４図の動
作説明図、第６図は交換局と端末との関係説明図、第７
図は時分割方向制御方式による伝送説明図である。 ｌは交換局、２は端末、３は２線ディジタル回線、１１
は受信入力端子、１２はクロック抽出回路、１３はフリ
ップフロップ、１４は受信バッファメモリ、１５は受信
出力端子、１６はフレーム同期回路、１７はタイミング
制御回路、１８は送信入力端子、１９は送信バッファメ
モリ、２０は送信符号化回路、２１は送信出力端子、３
１．３２はレジスタ、３３はカウンタ、３４はデコーダ
、３５．３６は比較回路、３７〜４０はフリップフロッ
プ、Ｆはフレーム同期ビット、Ｍはマルチフレーム同期
ビット、ＮＢはビット長情報フィールド、Ｂ１は音声情
轡フィールド、Ｂ２はデータフィールド、Ｂ５は制御信
号フィールド、ｂはバラ７２ｔ”ｙ）ｉ？ｉ４・：

Claims (1)

【特許請求の範囲】
1. 交換局と端末との間に時分割方向制御方式によりディジ
   タル伝送を行う方式に於いて、送信ビット長情報をセッ
   トするレジスタと、クロック信号をカウントするカウン
   タと、該カウンタのカウント内容と前記レジスタのセッ
   ト内容とを比較して送信情報の送信開始及び終了のタイ
   ミングを制御する手段とを備え、前記レジスタにセット
   する送信ビット長情報を変更することにより、時分割方
   向制御方式による１周期内の送信ビット長を変更するこ
   とを特徴とするディジタル伝送制御方式。