JPS6143353A - アドレス追跡装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子回路装置に搭載されているマイクロコン
ピュータ等の中央演算処理装置（以下、ＣＰＵという）
の動作状態を追跡する装置の改良に関する。

（従来技術） 従来、電子回路に搭載されているＣＰＵの動作アドレス
を追跡する追跡装置は、ＣＰＵの出力するアドレス信号
そのものを記憶していた。従って、追跡装置が取り扱う
情報量はアドレス信号のビット数に比例し、アドレス信
号の全てを蓄積するには、大容井−のメモリが必要であ
った。また所定の範囲のアドレス価城を何度もループ実
行するような処理手順の場合、実行したアドレス領域を
知るにはループ実行する回数分同じ情報が蓄積されるた
め、情報量の無駄が生じるという問題があった。

（発明が解決しようとする問題点） 本発明の目的は全動作領域のアドレス情報の蓄積、確認
を小容量のメモリーで災現した追跡装置を提供するとと
ｔｔｃある。

（問題点を解決するための手段） 本発明によればメモリーに記憶された処理手順に従って
処理金するＣＰＵのメモリーのアドレスを入力する手段
と、自己のメモリーとを備え、入力されたアドレスに対
する自己のメそり一の位置に所定の情報を記憶するアド
レス追跡ｇ＆−七得る。

（実施例） 以下、図面を参照して１本発明をより詳細に説明する。

第１図は、本発明の一実施例である。ｌはディスプレイ
本体、２はディスプレイ画面、３Ｆｉデイスプレイの電
源スィッチ、４はビデオコード、５は追跡装置本体、６
はアドレス情報クリアスイ。

チ、７はスタートアドレスセットスイッチ、８はエンド
アドレスセットスイッチ、９はディスプレイスタートス
イッチ、１０は追跡装置の電源スィッチ、１１は数字キ
ー、１２はＣＰＵの実行開始スイッチ、１３はＣＰＵの
アドレス値を示すＬＥＤ％　１４は被追跡装置のＣＰＵ
動作情報を伝えるケーブル、１５は被追跡装置本体、１
６はＣＰＵをはさむクリップ、１７は被追跡装置のＣＰ
Ｕ。

１８は被追跡装置の電源スィッチである。

ディスプレイ１の電源スィッチ３、追跡装置５の電源ス
イッチｌＯ１被追跡装［１５の電源スィッチ１８か全て
ＯＦＦの状態で、ディスプレイ、と追跡装置本体５をビ
デオー−ド４で接続し、追跡装置本体５に接続されてい
るケーブル１４の先端ｅ（あるクリップ１６で、被追跡
装置本体１５上のＣＰＵ１７をはさみ、電源スイッチ１
０．　ｌ　８　。

３の餉ｒ（電源を投入する。この状態では、ディスプレ
イ画面２Ｖζは何も表示されていない。クリアスイッチ
６を押すと、追跡装置５内の追跡情報は全て消される。

走らせたいメモリの範囲は、スタートアドレススイッチ
７を押し、スタートアドレスを数字キー１１で入力する
。同様に、エンドアドレススイッチ８を押し、エンドア
ドレスを数字キー１１で入力する。これらの押された数
字はＬＥＤ１３に表示される。そこでＣＰＵ１７の実行
スイッチ１２を押すと、スタートアドレスからエンドア
ドレスで指定されたプログラムを実行して停止する。実
行中のアドレス及び停止アドレスは順次ＬＨＤ１３に表
示される。また実行中のＣＰＵ１７のアドレス情報は、
クリップ１６からケープ＃１４を介し、追跡装置本体５
に順次取り込まれ、追跡装置本体５内のメモリーのアド
レス情報対応位ｔＫたとえは高レベル信号を記憶して蓄
積される。次にディスプレイスイッチ９をおせば、ビデ
オコード４を介しディスプレイ画面２に高レベル信号が
蓄積された追跡装置本体５内のメモリーのアドレスが出
力される。

本実施例の回路例は第２図に示されている。２１は入力
データ切換部、２２は追跡結果を蓄積するメモす、２３
はアドレス信号群切り換え部、２４は信号制御部、３１
は本追跡装置のＣＰＵアドレス信号用バス、３２は被追
跡装置からのアドレス信号用バス、３３はメモリへのア
ドレス信号用バス、３４は１ビツトのメそり人力データ
線、３５は１ビツトのメモリ出力データ、３６は入力デ
ータ切り換え信号、３７はメモリの書き込みおよび読み
出しの信号線、３８はアドレス切り換え信号線、３９は
本追跡装置のＣＰＵからのメモリ書き込みおよ・び読み
出し信号線、４０は被追跡装置からのメモリ書き込みお
よび読み出し信号線、４１は本追跡装置で使用するアド
レス追跡開始、終了認識信号線、４２はメモリ入力デー
タ切り換え信号線である。

アドレス追跡認識信号線４１の信号が終了の信号となり
、アドレス追跡を行っていない場合は、制御部２４がア
ドレス切り換え信号線１８を出しアドレス切換部２３を
ＣＰＵ側のアドレス信号用バス３１を受けるように切り
換え、アドレス信号としてＣＰＵ側のアドレス信号をメ
そす２２に入力する。また、信号線１９の追跡装置のメ
モリ書込込み／読出し信号を信号！ｆｓ１７に加えてメ
そり書き込み／読み出し信号をメモリ２２に加える。

信号線１９に書き込み信号を加えるとメモｙ−２２には
ＣＰＵのアドレスが書き込まれ、読み出し信号を加える
と出力データ＄３５に追跡結果の読み出しができる。ま
た、メモリ入力切り換え信号線２２の信号を入力データ
切り換え信号線３６を介して入力データ切り換え制御部
２１に加えてメそり入力データ線３４を高レベルか低レ
ベルかに指定してメモリ２２に書き込むこともできる。

このメそり入力データ線３４の入力データは、高レベル
か低レベルかのどちらかに固定される。

次にアドレス追跡を開始する前に、メモリー人力切換信
号線４２の切り換え信号を切換信号Ｒ３６を介Ｌ７て入
力データ切換制御部２１に加え、メモリ入力データ線１
４の信号を低レベルにしておく。

この状態でメモリ２２の全域に低レベル信号を書き込む
。舎き込み終了後、メモリ入力切り換え信号線４２切り
換え信号を切り換信号ｌｌＡ３６を介して入力データ切
換え制御部１４に加え、メモリ入力データ線３４の信号
を高レベルにする。その後、アドレス追跡開始終了認識
信号線２１に追跡開始信号を加えて被追跡装置のアドレ
ス追跡開始となると、制御部２４がアドレス切り換え信
号線３８を介してアドレス切り換え部２３を被追跡装置
側のアドレス信号用バス３２を受けるように切り換え、
アドレス信号用バス３３を介してメモリ２２に入力され
る。また、書込み／読出し信号線４０の信号を書込み／
読出し信号線３７を介してメモリー２２に加え、アドレ
ス用バス３３から与えられるアドレスの位置に入力デー
タ＠３４からの高レベル信号が書き込まれる。

（発明の効果） 本発明によれば、被追跡装置の追跡によって得られるア
ドレスを追跡装置内のメそり一の対応アドレス位置に記
憶して−るのでホ容量メモリで追跡結果を記憶すること
ができ、かつ実施したアドレスを全アドレス領域のどの
部分か直接確認することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す斜視図、第２図はその
回路プロ、り図である。 ｌ・・・・・・ディスプレイ本体、２・・・・・・ディ
スプレイ画面、３・・・・・・ディスプレイ電源スィッ
チ、４・・・・・・ビデオコード％５・・・・・・追跡
装置本体、６・・・・・・アドレス情報クリアスイッチ
、７・・・・・・スタートアドレスセットスイッチ、８
・・・・・・エンドアドレスセットスイッチ、９・・・
・・・ディスプレイスタートスイッチ、１０・・・・・
・追跡装置の電源スィッチ、１１・・・・・・数字＝？
−，１２・・・・・・ＣＰＵの実行開始スイッチ、１３
・・・・・・ＣＰＵのアドレス値を示すＬＥＤ、１４・
・・・・・被追跡装置のＣＰＵ動作情報を伝えるケーブ
ル、１５・・・・・・被追跡装置本体、１６・・・・・
・ＣＰＵをはさむクリップ、１７・・・・・・被追跡装
置のＣＰＵ、１８・・・・・・被追跡装置の電源スィッ
チ、２１・・・・・・入力データ切り換え制御部、２２
・・・・・・メモリ、２３・・・・・・アドレス切り換
え部、２４・・・・・・信号制御部、３１追跡装置内の
ＣＰＵアドレス信号用バス、３２・・・被追跡装置から
のアドレス信号用バス、３３・・・・・・メモリアドレ
ス信号用バス、３４・・・・・・メモリ入力データ線、
３５・・・・・・メモリ出力データ線、３６・・・入力
データ切り換え信号線、３７・・・・・・メモリ読み出
しおよび書き込み信号線、３８・・・・・・アドレス切
り換え信号線、３９・・・・・・追跡装置のメモリ書き
込みおよび読み出し信号線、４０・・・・・・被追跡装
置のメモリ書き込みおよび読み出し信号線、４１・・・
・・・アドレス追跡開始終了認識信号線、４２・・・・
・・メモリ入力切り換え信号線

Claims (1)

【特許請求の範囲】
1. メモリーにプログラムされた処理手順に応じて処理する
   ＣＰＵに接続され前記ＣＰＵの処理に応じた前記プログ
   ラムを蓄積する前記メモリーのアドレスに対応する自己
   のメモリーの位置に前記ＣＰＵの処理に応じて所定の情
   報を蓄積することを特徴とするアドレス追跡装置。