JPS6144246B2 - - Google Patents
Info
- Publication number
- JPS6144246B2 JPS6144246B2 JP1310478A JP1310478A JPS6144246B2 JP S6144246 B2 JPS6144246 B2 JP S6144246B2 JP 1310478 A JP1310478 A JP 1310478A JP 1310478 A JP1310478 A JP 1310478A JP S6144246 B2 JPS6144246 B2 JP S6144246B2
- Authority
- JP
- Japan
- Prior art keywords
- angle
- output
- decimal
- bcd
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 2
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【発明の詳細な説明】
本発明はロータリーエンコーダによる角度分割
装置に関するものである。
装置に関するものである。
ロータリーエンコーダは主に回転角度の検出に
用いられ、その出力信号は論理符号（バイナリ、
BCDコードの絶対値形と単位角度変化毎にパル
スを出すインクリメンタル形）であり、角度のデ
イジタル表示、角度被検出体の位置制御、他の機
器を角度被検出体の角度に応じて制御する等の場
合に非常に高精度な機能を発揮する。
用いられ、その出力信号は論理符号（バイナリ、
BCDコードの絶対値形と単位角度変化毎にパル
スを出すインクリメンタル形）であり、角度のデ
イジタル表示、角度被検出体の位置制御、他の機
器を角度被検出体の角度に応じて制御する等の場
合に非常に高精度な機能を発揮する。
このロータリーエンコーダを用いて角度のデイ
ジタル表示以外の仕事を行なわせる場合、一般的
にはロータリーエンコーダの出力信号を非常に複
雑な機構例えばコンピユータによつて処理する必
要が生じてくる。例えば、回転角度１回転360゜
を10゜単位で分割し、各10゜に対応する信号を取
り出して何らかの作業を行なわせると云つた比較
的簡単な信号処理であつてもその処理のためのソ
フトウエアが必要となつてくる。
ジタル表示以外の仕事を行なわせる場合、一般的
にはロータリーエンコーダの出力信号を非常に複
雑な機構例えばコンピユータによつて処理する必
要が生じてくる。例えば、回転角度１回転360゜
を10゜単位で分割し、各10゜に対応する信号を取
り出して何らかの作業を行なわせると云つた比較
的簡単な信号処理であつてもその処理のためのソ
フトウエアが必要となつてくる。
従つて、高精度の検出機能を有しながら使用で
きる範囲が限られる欠点があつた。
きる範囲が限られる欠点があつた。
本発明は上記事情に鑑みて成されたもので、被
角度検出体の回転角を検出してその回転角に対応
した検出信号を複数ビツトの論理コードで出力す
るロータリーエンコーダを用いて所望とする回転
角毎に角度検出信号を得るものにおいて、前記ロ
ータリーエンコーダの出力のうち所定の下位ビツ
トをアドレスとすると共に予め設定したBCDコ
ードのデータを読み出すメモリと、このメモリの
読み出しデータをデシマルコードに変換する複数
個のBCD―デシマルデコーダと、前記ロータリ
ーエンコーダの出力のうち、所定の上位ビツトを
BCDコードとして得てその内容をデシマル変換
し、その変換値に応じて予め対応させてある前記
複数のBCD―デシマルデコーダの選択を行なう
チツプセレクタとより構成し、前記メモリには分
割したい角度範囲毎に３桁以内のBCDコードの
値を順次歩進しながら格納しておくと共に前記チ
ツプセレクタによりロータリーエンコーダの検出
角度の進行に伴つてBCD―デシマルデコーダの
選択を行ない、且つ前記BCD―デシマルデコー
ダの使用する出力端子を適宜選別しまた組み合わ
せることにより、被角度検出体の回転角度を所望
の分割値で分割した範囲毎に固有の角度検出信号
を得ることができるようにしたロータリーエンコ
ーダの角度分割装置を提供することを目的とす
る。
角度検出体の回転角を検出してその回転角に対応
した検出信号を複数ビツトの論理コードで出力す
るロータリーエンコーダを用いて所望とする回転
角毎に角度検出信号を得るものにおいて、前記ロ
ータリーエンコーダの出力のうち所定の下位ビツ
トをアドレスとすると共に予め設定したBCDコ
ードのデータを読み出すメモリと、このメモリの
読み出しデータをデシマルコードに変換する複数
個のBCD―デシマルデコーダと、前記ロータリ
ーエンコーダの出力のうち、所定の上位ビツトを
BCDコードとして得てその内容をデシマル変換
し、その変換値に応じて予め対応させてある前記
複数のBCD―デシマルデコーダの選択を行なう
チツプセレクタとより構成し、前記メモリには分
割したい角度範囲毎に３桁以内のBCDコードの
値を順次歩進しながら格納しておくと共に前記チ
ツプセレクタによりロータリーエンコーダの検出
角度の進行に伴つてBCD―デシマルデコーダの
選択を行ない、且つ前記BCD―デシマルデコー
ダの使用する出力端子を適宜選別しまた組み合わ
せることにより、被角度検出体の回転角度を所望
の分割値で分割した範囲毎に固有の角度検出信号
を得ることができるようにしたロータリーエンコ
ーダの角度分割装置を提供することを目的とす
る。
以下、本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
第１図は本装置の構成を示す図であり、図中１
はモータ或いは適宜なる原動機等によつて駆動さ
れる被角度検出体、２はこの被角度検出体１の回
転をロータリーエンコーダ３に伝達するギヤ機構
である。４はこのロータリーエンコーダ３からの
信号をアドレスとして予め格納してあるそのアド
レスの格納内容を読み出すプログラミング可能形
の読み出し専用メモリ（以下、Ｐ―ROMと称す
る）、５はこのＰ―ROM４からの読み出し信号と
前記ロータリーエンコーダ３の出力を入力とし、
両信号から所望とする角度分割信号を発生するデ
コーダである。
はモータ或いは適宜なる原動機等によつて駆動さ
れる被角度検出体、２はこの被角度検出体１の回
転をロータリーエンコーダ３に伝達するギヤ機構
である。４はこのロータリーエンコーダ３からの
信号をアドレスとして予め格納してあるそのアド
レスの格納内容を読み出すプログラミング可能形
の読み出し専用メモリ（以下、Ｐ―ROMと称す
る）、５はこのＰ―ROM４からの読み出し信号と
前記ロータリーエンコーダ３の出力を入力とし、
両信号から所望とする角度分割信号を発生するデ
コーダである。
前記ギヤ機構２は被角度検出体１の回転を１：
１の比率でロータリーエンコーダ３に伝えるもの
とし、またロータリーエンコーダ３の角度分解能
を１゜とすればその出力信号はBCDコード10ビ
ツトとなる。即ち、10位のビツトは重み200を、
９位は100を、８位は80を、７位は40を、６位は
20を、５位は10を、４位は８を、３位は４を、２
位は２を、１位は１をそれぞれ表わすものである
からBCD10ビツトの論理信号は10進法で“０”
から“399”までの数を表現できることになり、
０〜359゜（１回転）はBCD10ビツトで充分であ
る。
１の比率でロータリーエンコーダ３に伝えるもの
とし、またロータリーエンコーダ３の角度分解能
を１゜とすればその出力信号はBCDコード10ビ
ツトとなる。即ち、10位のビツトは重み200を、
９位は100を、８位は80を、７位は40を、６位は
20を、５位は10を、４位は８を、３位は４を、２
位は２を、１位は１をそれぞれ表わすものである
からBCD10ビツトの論理信号は10進法で“０”
から“399”までの数を表現できることになり、
０〜359゜（１回転）はBCD10ビツトで充分であ
る。
そこで、ロータリーエンコーダ３はBCD10ビ
ツトの信号を出力するものを用い、その上位２ビ
ツトを直接デコーダ５に、また下位８ビツトをア
ドレスとしてＰ―ROM４に与える構成とすると
共にこのＰ―ROM４には第２図に示す如き内容
を各アドレスに対応させて格納しておく。即ち、
１回転360゜を15゜ずつ24分割するものとすれば
第２図の如くとし、15゜毎に繰り上げを行なう３
ビツト構成の数値を格納しておく。従つて、デコ
ーダ５にはこの３ビツトの読み出し信号とロータ
リーエンコーダ３からの上位２ビツト信号の計５
ビツトの信号が入力されこのデコーダ５は２進数
表示で５ビツト分25＝32までの種類の信号を出力
できるので、24分割である場合には５ビツトのデ
コーダで間に合う。
ツトの信号を出力するものを用い、その上位２ビ
ツトを直接デコーダ５に、また下位８ビツトをア
ドレスとしてＰ―ROM４に与える構成とすると
共にこのＰ―ROM４には第２図に示す如き内容
を各アドレスに対応させて格納しておく。即ち、
１回転360゜を15゜ずつ24分割するものとすれば
第２図の如くとし、15゜毎に繰り上げを行なう３
ビツト構成の数値を格納しておく。従つて、デコ
ーダ５にはこの３ビツトの読み出し信号とロータ
リーエンコーダ３からの上位２ビツト信号の計５
ビツトの信号が入力されこのデコーダ５は２進数
表示で５ビツト分25＝32までの種類の信号を出力
できるので、24分割である場合には５ビツトのデ
コーダで間に合う。
第３図はデコーダ５の具体的な構成を示す回路
図であり、５１，５２，５３，５４，５５はそれ
ぞれBCDコードデシマル（10進）コードに変換
するBCD―デシマルデコーダであり、BCDコー
ド入力に対しそれに対応する“０〜９”までの10
進数に変換するものである。このデコーダ５１〜
５５のうちの一つ５１はＡ，Ｂ，Ｃ，Ｄの４つの
入力端子のうちＡ及びＢの入力端子にロータリー
エンコーダ３の重み100（９位目のビツト）の出
力信号及び重み200（10位目のビツト）の出力信
号が与えられるようにすると共に、Ｃ，Ｄ入力端
子は使用しないので接地しておく。デコーダ５
２，５３，５４，５５はその入力端子Ａに前記Ｐ
―ROM４の出力D0をそれぞれ入力するように、
また入力端子ＢにＰ―ROM４の出力D1を、ま
た、入力端子ＤにＰ―ROM４の出力D2をそれぞ
れ入力するように構成すると共にこれらデコーダ
５２，５３，５４，５５の入力端子Ｄにはデコー
ダ５２に前記デコーダ５１のデシマル変換出力の
“０”、また、同５３にデコーダ５１のデシマル変
換出力の“１”を、また同５４にデコーダ５１の
デシマル変換出力の“２”を、また同５５にデコ
ーダ５１のデシマル変換出力の“３”をそれぞれ
インバータINVを介して入力する如く構成する。
そして、デコーダ５２のデシマル変換出力のうち
“０”の出力を“０゜〜14゜”までの間を示すデ
コード出力、“１”の出力を“15゜〜29゜”まで
の間を示すデコード出力とし、同様に“５”の出
力までを取り出す構成とする。更にデコーダ５２
のデシマル変換出力のうち“６”の出力とデコー
ダ５３のデシマル変換出力の“０”の出力とをオ
アゲートOR１を介して得る出力を“90゜〜104
゜”までを示すデコード出力とし、またデコーダ
５３の“１”〜“６”までの出力を“105゜〜119
゜”までを示すデコード出力とし、デコーダ５３
の“７”の出力及びデコーダ５４の“０”の出力
とをオアゲートOR２を介して得る出力を“195゜
〜209゜”までを示すデコード出力とし、また、
デコーダ５４の“１”〜“６”までの出力及びデ
コーダ５５の“０”〜“３”までの出力を15゜刻
みの“210°”から“359゜”までの間のデコード
出力として得るように構成してある。即ち、デコ
ーダ５２、〜５５はBCDコード最上位の桁（入
力端子Ｄの入力）が“０”である場合に能動状態
となり、デシマルコード出力を出力する構成とし
てあり、デコーダ５１はデコーダ５２〜５５のチ
ツプセレクタとしての機能を持たせている。
図であり、５１，５２，５３，５４，５５はそれ
ぞれBCDコードデシマル（10進）コードに変換
するBCD―デシマルデコーダであり、BCDコー
ド入力に対しそれに対応する“０〜９”までの10
進数に変換するものである。このデコーダ５１〜
５５のうちの一つ５１はＡ，Ｂ，Ｃ，Ｄの４つの
入力端子のうちＡ及びＢの入力端子にロータリー
エンコーダ３の重み100（９位目のビツト）の出
力信号及び重み200（10位目のビツト）の出力信
号が与えられるようにすると共に、Ｃ，Ｄ入力端
子は使用しないので接地しておく。デコーダ５
２，５３，５４，５５はその入力端子Ａに前記Ｐ
―ROM４の出力D0をそれぞれ入力するように、
また入力端子ＢにＰ―ROM４の出力D1を、ま
た、入力端子ＤにＰ―ROM４の出力D2をそれぞ
れ入力するように構成すると共にこれらデコーダ
５２，５３，５４，５５の入力端子Ｄにはデコー
ダ５２に前記デコーダ５１のデシマル変換出力の
“０”、また、同５３にデコーダ５１のデシマル変
換出力の“１”を、また同５４にデコーダ５１の
デシマル変換出力の“２”を、また同５５にデコ
ーダ５１のデシマル変換出力の“３”をそれぞれ
インバータINVを介して入力する如く構成する。
そして、デコーダ５２のデシマル変換出力のうち
“０”の出力を“０゜〜14゜”までの間を示すデ
コード出力、“１”の出力を“15゜〜29゜”まで
の間を示すデコード出力とし、同様に“５”の出
力までを取り出す構成とする。更にデコーダ５２
のデシマル変換出力のうち“６”の出力とデコー
ダ５３のデシマル変換出力の“０”の出力とをオ
アゲートOR１を介して得る出力を“90゜〜104
゜”までを示すデコード出力とし、またデコーダ
５３の“１”〜“６”までの出力を“105゜〜119
゜”までを示すデコード出力とし、デコーダ５３
の“７”の出力及びデコーダ５４の“０”の出力
とをオアゲートOR２を介して得る出力を“195゜
〜209゜”までを示すデコード出力とし、また、
デコーダ５４の“１”〜“６”までの出力及びデ
コーダ５５の“０”〜“３”までの出力を15゜刻
みの“210°”から“359゜”までの間のデコード
出力として得るように構成してある。即ち、デコ
ーダ５２、〜５５はBCDコード最上位の桁（入
力端子Ｄの入力）が“０”である場合に能動状態
となり、デシマルコード出力を出力する構成とし
てあり、デコーダ５１はデコーダ５２〜５５のチ
ツプセレクタとしての機能を持たせている。
次に上記構成の本装置の動作について説明す
る。例えば被角度検出体１の回転位置がある位置
あつて、このときのロータリーエンコーダ３の出
力論理信号が“1010001000”であるとするとその
下位８ビツトは“10100010”であり、この８ビツ
ト分がＰ―ROM４にアドレス信号として入力さ
れる。このアドレスは第２図を見ると“45゜”に
対応するものであり、アドレス“10100010”には
“110”なる数値が格納されているから、Ｐ―
ROM４はこの“110”を読み出しデコーダ５にこ
の“110”なる３ビツトの信号を与える。即ち、
Ｐ―ROM４はそのデータ出力端子D0に“１”，
D1に“１”，D2に“０”を出力し、デコーダ５の
BCD―デシマルデコーダ５２，５３，５４，５
５の入力端子に与える。
る。例えば被角度検出体１の回転位置がある位置
あつて、このときのロータリーエンコーダ３の出
力論理信号が“1010001000”であるとするとその
下位８ビツトは“10100010”であり、この８ビツ
ト分がＰ―ROM４にアドレス信号として入力さ
れる。このアドレスは第２図を見ると“45゜”に
対応するものであり、アドレス“10100010”には
“110”なる数値が格納されているから、Ｐ―
ROM４はこの“110”を読み出しデコーダ５にこ
の“110”なる３ビツトの信号を与える。即ち、
Ｐ―ROM４はそのデータ出力端子D0に“１”，
D1に“１”，D2に“０”を出力し、デコーダ５の
BCD―デシマルデコーダ５２，５３，５４，５
５の入力端子に与える。
一方、エンコーダ３の出力の上位２ビツト（重
み100，重み200のビツトはデコーダ５１に入力さ
れるが、重み100（９位のビツト）が“０”、重み
200（10位のビツト）が“０”であるため、BCD
コードの“00”はデシマルの“０”であるからデ
コーダ５１の出力端子“０”から信号が出力され
る。この信号はインバータINVにより反転されて
デコーダ５２のBCD入力最上位の信号として入
力端子Ｄに印加される。前述したようにデコーダ
５２のBCD入力下位３ビツト分として入力端子
Ａには“１”（D0の出力）、入力端子Ｂには
“１”（D1の出力）、入力端子Ｃには“０”（D2の
出力）が印加されているのでBCDコード
“1100”となり、従つて、BCDデシマル変換真理
表（第４図）からもわかるようにデコーダ５２は
これをデシマルコードの“３”（即ち“1100”＝
“（２゜×１）＋（21×１）＋（22×０）＋（23×０）
”＝
１＋２＋０＋０＝３）であることを解読してデシ
マルコード“３”に対応する出力端子“３”に信
号を出力する。デコーダ５３、〜５５はデコーダ
５１の出力端子“１”，“２”，“３”の出力の反転
出力“１”を受けているため不動作であるから、
その出力端子には出力が現われない。従つて、デ
コーダ５２の出力端子“３”からのみ信号が出力
されるので、角度45゜〜59゜に対応ずけられてい
るこの出力から被角度検出体１が今、45゜〜59゜
の角度位置にあることを検出できる。尚、エンコ
ーダ３の上位２ビツトをデシマルコード変換する
チツプセレクタによりデコーダ５２は０゜〜99゜
までの間選択され５３は100゜〜199゜、５４は
200゜〜299゜、５５は300゜〜359゜まで間能動状
態、（端子Ｄの入力が“０”）となり、15゜刻みに
出力端子を変えて信号を出力できる。その際、90
゜〜104゜と195゜〜209゜のように２つのデコー
ダにまたがる角度範囲に対してはオアゲートを通
すことにより、一つの端子にまとめることができ
る。
み100，重み200のビツトはデコーダ５１に入力さ
れるが、重み100（９位のビツト）が“０”、重み
200（10位のビツト）が“０”であるため、BCD
コードの“00”はデシマルの“０”であるからデ
コーダ５１の出力端子“０”から信号が出力され
る。この信号はインバータINVにより反転されて
デコーダ５２のBCD入力最上位の信号として入
力端子Ｄに印加される。前述したようにデコーダ
５２のBCD入力下位３ビツト分として入力端子
Ａには“１”（D0の出力）、入力端子Ｂには
“１”（D1の出力）、入力端子Ｃには“０”（D2の
出力）が印加されているのでBCDコード
“1100”となり、従つて、BCDデシマル変換真理
表（第４図）からもわかるようにデコーダ５２は
これをデシマルコードの“３”（即ち“1100”＝
“（２゜×１）＋（21×１）＋（22×０）＋（23×０）
”＝
１＋２＋０＋０＝３）であることを解読してデシ
マルコード“３”に対応する出力端子“３”に信
号を出力する。デコーダ５３、〜５５はデコーダ
５１の出力端子“１”，“２”，“３”の出力の反転
出力“１”を受けているため不動作であるから、
その出力端子には出力が現われない。従つて、デ
コーダ５２の出力端子“３”からのみ信号が出力
されるので、角度45゜〜59゜に対応ずけられてい
るこの出力から被角度検出体１が今、45゜〜59゜
の角度位置にあることを検出できる。尚、エンコ
ーダ３の上位２ビツトをデシマルコード変換する
チツプセレクタによりデコーダ５２は０゜〜99゜
までの間選択され５３は100゜〜199゜、５４は
200゜〜299゜、５５は300゜〜359゜まで間能動状
態、（端子Ｄの入力が“０”）となり、15゜刻みに
出力端子を変えて信号を出力できる。その際、90
゜〜104゜と195゜〜209゜のように２つのデコー
ダにまたがる角度範囲に対してはオアゲートを通
すことにより、一つの端子にまとめることができ
る。
このようにロータリーエンコーダの下位８ビツ
ト分の信号をアドレスとし、この８ビツトで表現
し得る全アドレス範囲を所望の分割数に分割して
この分割した各アドレスのダループに順に３ビツ
ト構成の２進数を与えて得られるテーブルをＰ―
ROMに格納すると共にロータリーエンコーダの
出力する上位２ビツトの出力をデシマルコードに
変換するデコーダによりチツプセレクタを構成
し、また、BCDコード・デシマル変換形のデコ
ーダを４つ用いてこれら４つのデコーダを前記チ
ツプセレクタにより選択するようにし、またこれ
らデコーダには前記Ｐ―ROMの出力を入力して
これをデシマル変換するようにしたので、４つの
デコーダの出力端子のうち使用すべき端子を選択
してそれぞれに重み付けをするだけで１回転を24
分割した信号を得ることができる。また、24分割
に限らず５゜→７゜→５゜→７゜等の繰り返えし
にも或いは20゜→８゜→９゜→15゜等のランダム
角度範囲分割にも同様に実施が可能であり、この
場合Ｐ―ROMのテーブルの内容変更（アドレス
とそのアドレスの格納データの変更）とデコーダ
の選択組み合わせにより広範囲の角度分割が可能
である。
ト分の信号をアドレスとし、この８ビツトで表現
し得る全アドレス範囲を所望の分割数に分割して
この分割した各アドレスのダループに順に３ビツ
ト構成の２進数を与えて得られるテーブルをＰ―
ROMに格納すると共にロータリーエンコーダの
出力する上位２ビツトの出力をデシマルコードに
変換するデコーダによりチツプセレクタを構成
し、また、BCDコード・デシマル変換形のデコ
ーダを４つ用いてこれら４つのデコーダを前記チ
ツプセレクタにより選択するようにし、またこれ
らデコーダには前記Ｐ―ROMの出力を入力して
これをデシマル変換するようにしたので、４つの
デコーダの出力端子のうち使用すべき端子を選択
してそれぞれに重み付けをするだけで１回転を24
分割した信号を得ることができる。また、24分割
に限らず５゜→７゜→５゜→７゜等の繰り返えし
にも或いは20゜→８゜→９゜→15゜等のランダム
角度範囲分割にも同様に実施が可能であり、この
場合Ｐ―ROMのテーブルの内容変更（アドレス
とそのアドレスの格納データの変更）とデコーダ
の選択組み合わせにより広範囲の角度分割が可能
である。
このように本発明によれば簡単な構成で１回転
を任意に分割して検出信号を取り出すことがで
き、しかもコンピユータを必要としない等、優れ
た特徴を有するロータリーエンコーダの角度分割
装置を提供することができる。
を任意に分割して検出信号を取り出すことがで
き、しかもコンピユータを必要としない等、優れ
た特徴を有するロータリーエンコーダの角度分割
装置を提供することができる。
第１図は本発明装置の構成を示す概略図、第２
図はＰ―ROMの格納データを示すテーブル、第
３図は本装置の具体的な回路例を示す図、第４図
は第３図構成におけるBCD―デシマルデコーダ
の動作を示す真理表である。 １…被角度検出体、３…ロータリーエンコー
ダ、４…読み出し専用メモリ、５…デコーダ、５
１，…，５５…BCD―デシマルデコーダ、INV…
インバータ、OR１，OR２…オア回路。
図はＰ―ROMの格納データを示すテーブル、第
３図は本装置の具体的な回路例を示す図、第４図
は第３図構成におけるBCD―デシマルデコーダ
の動作を示す真理表である。 １…被角度検出体、３…ロータリーエンコー
ダ、４…読み出し専用メモリ、５…デコーダ、５
１，…，５５…BCD―デシマルデコーダ、INV…
インバータ、OR１，OR２…オア回路。
Claims (1)
- １ 被角度検出体の回転角を検出しその回転角に
対応した検出信号を複数ビツトの論理符号で出力
するロータリーエンコーダを用いて所望とする回
転角毎に異なる角度検出信号を得るものにおい
て、前記ロータリーエンコーダの出力のうち所定
の下位ビツトをアドレスとすると共に予め設定し
たBCDコードのデータを読み出すメモリと、こ
のメモリの読み出しデータをデシマルコードに変
換する複数個のBCD―デシマルデコーダと、前
記ロータリーエンコーダの出力のうち所定の上位
ビツトをBCDコードとして得てその内容をデシ
マル変換しその変換値に応じて予め対応させてあ
る前記複数のBCD―デシマルデコーダの選択を
行なうチツプセレクタとより構成され、前記メモ
リには分割したい角度範囲毎にBCDコードの値
を順次歩進させながら格納しておくと共に前記チ
ツプセレクタによりロータリーエンコーダの検出
角度の進行に伴つてBCD―デシマルデコーダの
選択を行ない且つ前記BCD―デシマルデコーダ
の使用する出力端子を適宜選別することにより回
転角度を所望の分割値で分割した角度検出信号を
得ることができるようにした角度分割装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310478A JPS54106267A (en) | 1978-02-08 | 1978-02-08 | Angle divider |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310478A JPS54106267A (en) | 1978-02-08 | 1978-02-08 | Angle divider |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54106267A JPS54106267A (en) | 1979-08-21 |
| JPS6144246B2 true JPS6144246B2 (ja) | 1986-10-02 |
Family
ID=11823834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310478A Granted JPS54106267A (en) | 1978-02-08 | 1978-02-08 | Angle divider |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54106267A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430541U (ja) * | 1990-07-04 | 1992-03-11 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771455A (en) * | 1980-10-15 | 1982-05-04 | Tsudakoma Ind Co Ltd | Control apparatus of loom |
| JPS63311119A (ja) * | 1987-06-15 | 1988-12-19 | Fanuc Ltd | 絶対位置エンコ−ダ |
| JPH04204113A (ja) * | 1990-11-30 | 1992-07-24 | Sanko Denshi Kenkyusho:Kk | 水分計用リミット値設定ロータリスイッチ |
-
1978
- 1978-02-08 JP JP1310478A patent/JPS54106267A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430541U (ja) * | 1990-07-04 | 1992-03-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54106267A (en) | 1979-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906992A (en) | Single track absolute encoder | |
| US4947166A (en) | Single track absolute encoder | |
| US3465217A (en) | Digitalized shaft rotation direction control | |
| US4410798A (en) | Incremental optical encoder system with addressable index | |
| US4123750A (en) | Signal processor for position encoder | |
| US5117105A (en) | Absolute encoder | |
| JPS6144246B2 (ja) | ||
| US3310798A (en) | Analog to digital optical encoder | |
| US4128872A (en) | High speed data shifter array | |
| US4804899A (en) | Antenna rotator controllers and conversion systems therefor | |
| JP2015522176A (ja) | 位置制御符号化装置における位置制御符号化方法 | |
| US4041466A (en) | Multi-axis encoder processing and display system | |
| US4383317A (en) | Shaft angle encoder having a circuit for synthesizing a skipped track output signal | |
| US4158767A (en) | Programmable binary counter | |
| US4669050A (en) | Time pulse generating control device for cyclically operating printing machines | |
| CA1209705A (en) | Digital code translator | |
| JP3171485B2 (ja) | 高分解能アブソリュート信号の作成方法 | |
| EP0612979A1 (en) | Sensor for indicating the position of a code organ relative to a detector | |
| JP4279630B2 (ja) | アブソリュートエンコーダ | |
| GB1559484A (en) | Apparatus for indicating angular measurement | |
| JPS6396511A (ja) | ロ−タリ−エンコ−ダ | |
| US5122980A (en) | Encoder interpolator circuit | |
| SU477438A1 (ru) | Преобразователь углового положени вала в код | |
| KR900008028Y1 (ko) | 신호변환 회로 | |
| SU458008A1 (ru) | Преобразователь углового положени вала в код |