JPS63311119A - 絶対位置エンコ−ダ - Google Patents
絶対位置エンコ−ダInfo
- Publication number
- JPS63311119A JPS63311119A JP62146922A JP14692287A JPS63311119A JP S63311119 A JPS63311119 A JP S63311119A JP 62146922 A JP62146922 A JP 62146922A JP 14692287 A JP14692287 A JP 14692287A JP S63311119 A JPS63311119 A JP S63311119A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- correction
- bit
- absolute position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 3
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/245—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains using a variable number of pulses in a train
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24409—Interpolation using memories
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は絶対位置エンコーダに関し、工作機械等を駆動
するモータなどの回転軸の回転位置などを絶対位置とし
て検ｍできるようにした絶対位置エンコーダに関する。
するモータなどの回転軸の回転位置などを絶対位置とし
て検ｍできるようにした絶対位置エンコーダに関する。
一般にこの種の絶対位置エンコーダは、回転軸に固定さ
れた回転コード板に、バイナリ２進法あるいはグレイ２
進法にしたがって形成されたチャネル（スリット列）は
、所望する分解能に応じて複数チャネルを設け、発光素
子から該回転コード板に形成された各チャネルおよび該
各チャネルに対向する固定スリット部を通過した光の量
を受光素子（光電変換素子）で検出す゛ることによって
該回転コード板の回転位置を絶対位置として検出するよ
うに構成されている。
れた回転コード板に、バイナリ２進法あるいはグレイ２
進法にしたがって形成されたチャネル（スリット列）は
、所望する分解能に応じて複数チャネルを設け、発光素
子から該回転コード板に形成された各チャネルおよび該
各チャネルに対向する固定スリット部を通過した光の量
を受光素子（光電変換素子）で検出す゛ることによって
該回転コード板の回転位置を絶対位置として検出するよ
うに構成されている。
この場合、その検出精度（分解能）を上げるためには、
必然的にチャネル数が増加し、例えば１回転を４０９６
すなわち２１２に分割した角度情報を検出するためには
そのチャネル数を１２としく１２ビツトのコードを必要
とし）、それだけ大型のコード板が必要とされる。
必然的にチャネル数が増加し、例えば１回転を４０９６
すなわち２１２に分割した角度情報を検出するためには
そのチャネル数を１２としく１２ビツトのコードを必要
とし）、それだけ大型のコード板が必要とされる。
このような問題点を避けるために、該回転コード板に、
１回転あたりのサイクル数が異なった複数の正弦波状の
出力がえられるように、複数チャネルの正弦波状のパタ
ーンを設け（例えば、第１チヤネルとして１回転あたり
に１サイクルの正弦波状出力かえられるパターンを設け
、第２チヤネルとして１回転あたりに１６サイクルの正
弦波状出力かえられるパターンを設け、第３チヤネルと
して１回転あたりに２５６サイクルの正弦波状出力かえ
られるパターンを設け）、各チャネルの一波長内の角度
情報を更に１６個づつに内挿し、このようにして得られ
た各チャネルの内挿データを順次合成することにより、
該コード板の回転位置を絶対位置として検出することが
考えられている。
１回転あたりのサイクル数が異なった複数の正弦波状の
出力がえられるように、複数チャネルの正弦波状のパタ
ーンを設け（例えば、第１チヤネルとして１回転あたり
に１サイクルの正弦波状出力かえられるパターンを設け
、第２チヤネルとして１回転あたりに１６サイクルの正
弦波状出力かえられるパターンを設け、第３チヤネルと
して１回転あたりに２５６サイクルの正弦波状出力かえ
られるパターンを設け）、各チャネルの一波長内の角度
情報を更に１６個づつに内挿し、このようにして得られ
た各チャネルの内挿データを順次合成することにより、
該コード板の回転位置を絶対位置として検出することが
考えられている。
そしてこの場合には同じ分解能を得るためのチャネル数
は上記２進法にしたがって形成された場合のチャネル数
に比して少なくてすみ（例えば、１回転を２１２に分割
して検出するためには、上述したような３個のチャネル
によって達成できる。）これにより回転コード板を小型
化することが可能となる。
は上記２進法にしたがって形成された場合のチャネル数
に比して少なくてすみ（例えば、１回転を２１２に分割
して検出するためには、上述したような３個のチャネル
によって達成できる。）これにより回転コード板を小型
化することが可能となる。
第４図はかかるサイクル数の異なった複数チャネルの正
弦波状パターンを形成した回転コード板を用いてその角
度情報を検出するようにした絶対位置エンコーダを例示
するもので、該第４図には、該回転コード板に上記第１
チヤネル乃至第３チヤネル（１λ、１６λ、および２５
６λで表される）に加えて、第４チヤネル（１回転あた
りに４０９６サイクルの正弦波状出力かえられるパター
ンが設けられ、４０９６λで表される）が設けられ、こ
れら各チャネルからの正弦波信号１λｓｉｎ 、 １６
λｓｉｎ ％２５６λｓｉｎ、および４０９６λｓｉｎ
ミならびに該各正弦波信号とそれぞれ電気的に９０°の
位相差を有する余弦波信号（例えば該正弦波信号用の固
定スリット部と電気角で９０°ずらされた固定スリット
部を通過した光を受光素子で検出し光電交換することに
よってえられる）１λｃｏｓ、 １６λｃｏｓ 。
弦波状パターンを形成した回転コード板を用いてその角
度情報を検出するようにした絶対位置エンコーダを例示
するもので、該第４図には、該回転コード板に上記第１
チヤネル乃至第３チヤネル（１λ、１６λ、および２５
６λで表される）に加えて、第４チヤネル（１回転あた
りに４０９６サイクルの正弦波状出力かえられるパター
ンが設けられ、４０９６λで表される）が設けられ、こ
れら各チャネルからの正弦波信号１λｓｉｎ 、 １６
λｓｉｎ ％２５６λｓｉｎ、および４０９６λｓｉｎ
ミならびに該各正弦波信号とそれぞれ電気的に９０°の
位相差を有する余弦波信号（例えば該正弦波信号用の固
定スリット部と電気角で９０°ずらされた固定スリット
部を通過した光を受光素子で検出し光電交換することに
よってえられる）１λｃｏｓ、 １６λｃｏｓ 。
２５６λｃｏｓ 、および４０９６λｃｏｓが入力され
る場合が示されている。
る場合が示されている。
１１乃至１４はそれぞれ該正弦波信号１λｓｉｎ乃至４
０９６λｓｉｎを増巾する増巾器、２１乃至２４はそれ
ぞれ該増巾器１１乃至１４の出力側に接続されたチャネ
ル選択用のアナログスイッチ、１６乃至１９はそれぞれ
該余弦波信号１λｃｏｓ乃至４０９６λｃｏｓを増巾す
る増巾器、２６乃至２９はそれぞれ該増巾器１６乃至１
９の出力側に接続されたチャネル選択用のアナログスイ
ッチである。
０９６λｓｉｎを増巾する増巾器、２１乃至２４はそれ
ぞれ該増巾器１１乃至１４の出力側に接続されたチャネ
ル選択用のアナログスイッチ、１６乃至１９はそれぞれ
該余弦波信号１λｃｏｓ乃至４０９６λｃｏｓを増巾す
る増巾器、２６乃至２９はそれぞれ該増巾器１６乃至１
９の出力側に接続されたチャネル選択用のアナログスイ
ッチである。
いま該回転コード板の角度情報を検出するにあたっては
、先づスイッチ２１と２６とがオンとされる。これによ
り信号検出部（対応する受光素子部）からの正弦波信号
４０９６λｓｉｎおよび余弦波信号４０９６λｃｏｓが
対応する増巾器１１ 、１６で増巾された後、該スイッ
チ２１ 、２６を通過し、それぞれＡ／Ｄ変換器３１
、３２により必要とする分解能に応じて所定ビットのデ
ィジタルデータに変換され、これら各Ａ／Ｄ変換器３１
および３２においてえられたディジタルデータ（所謂ｓ
ｉｎデータＸｓおよびｃｏｓデータＸｃ）をＲＯＭ４に
そのアドレス入力（例えばロウおよびコラムアドレス入
力）として供給する。該ＲＯＭ４には、指定されたアド
レス（アドレスは該ｓｉｎデータＸｓおよびｃｏｓデー
タＸｃによっ常数を掛けた値を２進数に変換して記憶さ
せる。
、先づスイッチ２１と２６とがオンとされる。これによ
り信号検出部（対応する受光素子部）からの正弦波信号
４０９６λｓｉｎおよび余弦波信号４０９６λｃｏｓが
対応する増巾器１１ 、１６で増巾された後、該スイッ
チ２１ 、２６を通過し、それぞれＡ／Ｄ変換器３１
、３２により必要とする分解能に応じて所定ビットのデ
ィジタルデータに変換され、これら各Ａ／Ｄ変換器３１
および３２においてえられたディジタルデータ（所謂ｓ
ｉｎデータＸｓおよびｃｏｓデータＸｃ）をＲＯＭ４に
そのアドレス入力（例えばロウおよびコラムアドレス入
力）として供給する。該ＲＯＭ４には、指定されたアド
レス（アドレスは該ｓｉｎデータＸｓおよびｃｏｓデー
タＸｃによっ常数を掛けた値を２進数に変換して記憶さ
せる。
すなわち、例えばいま入力された正弦波信号４０９６λ
ｓｉｎが０．５ Ｖであるとし、−労金弦波信号４０９
６λｃｏｓも０．５■であるとすると、これら各信号が
それぞれＡ／Ｄ変換器３１ 、３２で所定のディジタル
量、例えば’ ０１００“に変換される（すなわちＲＯ
Ｍ４に入力されるｓｉｎデニタＸｓおよびｃｏｓデータ
Ｘｃがともに’ ０１００“とされる）。したがってか
かるｓｉｎデータおよびｃｏｓデータがアドレス信号と
して入力された場合、対応するアドレスに記憶されるＲ
ＯＭのデータは、ｔａｎ−’ １ ＝ ４５°に常を適
当な２進数に変換し、例えば“００１０００００“とさ
れる。そしてかかる８ビツトの記憶データのうち例えば
上位４ビツトすなわち“ｏｏｉｏ“が続出されてランチ
回路５１にラッチされる。この場合には、対応するチャ
ネル（すなわち４０９６λ）についての１波長内の角度
情報が１６分割された内挿データとしてとり出される。
ｓｉｎが０．５ Ｖであるとし、−労金弦波信号４０９
６λｃｏｓも０．５■であるとすると、これら各信号が
それぞれＡ／Ｄ変換器３１ 、３２で所定のディジタル
量、例えば’ ０１００“に変換される（すなわちＲＯ
Ｍ４に入力されるｓｉｎデニタＸｓおよびｃｏｓデータ
Ｘｃがともに’ ０１００“とされる）。したがってか
かるｓｉｎデータおよびｃｏｓデータがアドレス信号と
して入力された場合、対応するアドレスに記憶されるＲ
ＯＭのデータは、ｔａｎ−’ １ ＝ ４５°に常を適
当な２進数に変換し、例えば“００１０００００“とさ
れる。そしてかかる８ビツトの記憶データのうち例えば
上位４ビツトすなわち“ｏｏｉｏ“が続出されてランチ
回路５１にラッチされる。この場合には、対応するチャ
ネル（すなわち４０９６λ）についての１波長内の角度
情報が１６分割された内挿データとしてとり出される。
次に上記チャネル選択用スイッチを２１ 、２６から２
２ 、２７に切換え、そのとき入力される正弦波信号２
５６λｓｉｎおよび余弦波信号２５６λｃｏｓを同様に
Ａ／Ｄ変換器３１ 、３２でディジタルデータに変換し
、このようにしてえられたｓｉｎデータおよびｃｏｓデ
ータを再びＲＯ）’１４のアドレス信号として上記と同
様にして該アドレスに対応するＲＯＭのデータを読出し
、その読出しデータ（この場合４ビット分のデータ）が
ラッチ回路５２にランチされる。
２ 、２７に切換え、そのとき入力される正弦波信号２
５６λｓｉｎおよび余弦波信号２５６λｃｏｓを同様に
Ａ／Ｄ変換器３１ 、３２でディジタルデータに変換し
、このようにしてえられたｓｉｎデータおよびｃｏｓデ
ータを再びＲＯ）’１４のアドレス信号として上記と同
様にして該アドレスに対応するＲＯＭのデータを読出し
、その読出しデータ（この場合４ビット分のデータ）が
ラッチ回路５２にランチされる。
以下同様にして、チャネル選択用スイッチを順次２３
、２１１？、更には２４ 、２９へと切換え、そのとき
入力される信号１６λｓｉｎ 、 １６λｃｏｓ更には
１λｓｉｎ、１λｃｏｓをＡ 、Ａ、Ｄ変換してえられ
たｓｉｎデ−タおよびｃｏｓデータを順次ＲＯＭ４のア
ドレス信号としてそのアドレスに対応するＲＯＭのデー
タを読出し、その読出しデータが順次ランチ回路５３
、５４にラッチされる。
、２１１？、更には２４ 、２９へと切換え、そのとき
入力される信号１６λｓｉｎ 、 １６λｃｏｓ更には
１λｓｉｎ、１λｃｏｓをＡ 、Ａ、Ｄ変換してえられ
たｓｉｎデ−タおよびｃｏｓデータを順次ＲＯＭ４のア
ドレス信号としてそのアドレスに対応するＲＯＭのデー
タを読出し、その読出しデータが順次ランチ回路５３
、５４にラッチされる。
このようにして各チャネル（この場合４チヤネル）を順
次切換え、各チャネルの２相入力信号を所定のアドレス
情報として読出されたＲＯＭのデータを順次ラッチ回路
にラッチし、該ラッチ回路のデータを合成することによ
り、例えばラッチ回路５４にランチされたデータ（上位
側ビットのデータ）からラッチ回路５１にラッチされた
データ（下位側ビットのデータ）に至る１６ビツトのデ
ータにより該回転コード板の角度情報を検出することが
でき、この場合、１回転あたりの分割数を〔発明が解決
しようとする問題点〕 しかし上記した各チャネルによって生成される正弦波状
および余弦波状の入力信号は必ずしも正確な波形とはな
らず高調波を含んでいるため内挿誤差の原因となる。ま
た上記各チャネルに対応する正弦波状の入力信号と余弦
波状の入力信号との間に現実に生ずる振巾差や位相ずれ
（９０°の位相差からのずれ）も内挿誤差の原因となり
、このような内挿誤差が一定値を越えると、その角度情
報に致命的な検出エラーを生ずるという問題点があった
・ 〔問題点を解決するための手段〕 本発明はかかる問題点を解決するためになされたもので
、１回転あたりのサイクル数が互いに異なった複数チャ
ネルの正弦波状の出力がえられるように形成された回転
コード板と、該コード板の回転角度情報を構成するため
の該複数チャネルの正弦波状の出力をそれぞれＡＤ変換
するＡＤ変換器と、各チャネルに対応する該ＡＤ変換器
の出力を順次アドレス情報として該各チャネルの１波長
内の角度情報を所定の分割数に内挿したデータがそれぞ
れ対応するアドレスに格納されるとともに、サイクル数
の多い下位チャネルの内挿データを補正用のアドレス情
報として、サイクル数の少ない上位チャネルの内挿デー
タに含まれる内挿誤差が該補正用のアドレス情報にもと
づいて補正された補正データがそれぞれ対応するアドレ
スに格納されているＲＯＭとをそなえ、サイクル数の最
も多い最下位チャネルのアドレス情報によって読み出さ
れた該内挿データと該補正用のアドレス情報にもとづい
て読み出された該最下位チャネルより上位の各上位チャ
ネルの該補正データとを合成することによって、移動体
の絶対位置を検出するようにした絶対位置エンコーダが
提供される。
次切換え、各チャネルの２相入力信号を所定のアドレス
情報として読出されたＲＯＭのデータを順次ラッチ回路
にラッチし、該ラッチ回路のデータを合成することによ
り、例えばラッチ回路５４にランチされたデータ（上位
側ビットのデータ）からラッチ回路５１にラッチされた
データ（下位側ビットのデータ）に至る１６ビツトのデ
ータにより該回転コード板の角度情報を検出することが
でき、この場合、１回転あたりの分割数を〔発明が解決
しようとする問題点〕 しかし上記した各チャネルによって生成される正弦波状
および余弦波状の入力信号は必ずしも正確な波形とはな
らず高調波を含んでいるため内挿誤差の原因となる。ま
た上記各チャネルに対応する正弦波状の入力信号と余弦
波状の入力信号との間に現実に生ずる振巾差や位相ずれ
（９０°の位相差からのずれ）も内挿誤差の原因となり
、このような内挿誤差が一定値を越えると、その角度情
報に致命的な検出エラーを生ずるという問題点があった
・ 〔問題点を解決するための手段〕 本発明はかかる問題点を解決するためになされたもので
、１回転あたりのサイクル数が互いに異なった複数チャ
ネルの正弦波状の出力がえられるように形成された回転
コード板と、該コード板の回転角度情報を構成するため
の該複数チャネルの正弦波状の出力をそれぞれＡＤ変換
するＡＤ変換器と、各チャネルに対応する該ＡＤ変換器
の出力を順次アドレス情報として該各チャネルの１波長
内の角度情報を所定の分割数に内挿したデータがそれぞ
れ対応するアドレスに格納されるとともに、サイクル数
の多い下位チャネルの内挿データを補正用のアドレス情
報として、サイクル数の少ない上位チャネルの内挿デー
タに含まれる内挿誤差が該補正用のアドレス情報にもと
づいて補正された補正データがそれぞれ対応するアドレ
スに格納されているＲＯＭとをそなえ、サイクル数の最
も多い最下位チャネルのアドレス情報によって読み出さ
れた該内挿データと該補正用のアドレス情報にもとづい
て読み出された該最下位チャネルより上位の各上位チャ
ネルの該補正データとを合成することによって、移動体
の絶対位置を検出するようにした絶対位置エンコーダが
提供される。
上記構成によれば、上位チャネルの内挿データに含まれ
る内挿誤差が下位チャネルの内挿データによって順次補
正され、このようにして正弦波および余弦波からなる２
相入力信号の振巾差や位相ずれにもとづく内挿誤差が補
正されることにより、誤った検出データが出力されるの
を防止することができる。
る内挿誤差が下位チャネルの内挿データによって順次補
正され、このようにして正弦波および余弦波からなる２
相入力信号の振巾差や位相ずれにもとづく内挿誤差が補
正されることにより、誤った検出データが出力されるの
を防止することができる。
第１図は本発明の１実施例としての絶対位置エヅコーダ
を示す回路図であって、サイクル数の異なった複数チャ
ネル（この場合４チヤネル）の正弦波状パターンを形成
した回転コード板を用いて、該４チヤネルの２相体号４
０９６λｓｉｎ 、４０９６λｃｏｓ ；２５６λｓｉ
ｎ 、 ２５６λｃｏｓ ； １６λｓｉｎ 、 １
６λＣＯ８：および１λｓｉｎ ％ １λｃｏｓを生成
し、これらを絶対位置検出用の入力信号とする点は上記
第４図の場合と同様である。
を示す回路図であって、サイクル数の異なった複数チャ
ネル（この場合４チヤネル）の正弦波状パターンを形成
した回転コード板を用いて、該４チヤネルの２相体号４
０９６λｓｉｎ 、４０９６λｃｏｓ ；２５６λｓｉ
ｎ 、 ２５６λｃｏｓ ； １６λｓｉｎ 、 １
６λＣＯ８：および１λｓｉｎ ％ １λｃｏｓを生成
し、これらを絶対位置検出用の入力信号とする点は上記
第４図の場合と同様である。
該第１図に示された回路において該第４図に示された従
来回路と相違する点は、下位チャネルの内挿データによ
って上位チャネルの内挿データを補正した補正データを
該ＲＯＭ４から読出すようにするために、該下位チャネ
ルの内挿データを補正用のアドレス情報として該ＲＯＭ
４に入力させる点である。
来回路と相違する点は、下位チャネルの内挿データによ
って上位チャネルの内挿データを補正した補正データを
該ＲＯＭ４から読出すようにするために、該下位チャネ
ルの内挿データを補正用のアドレス情報として該ＲＯＭ
４に入力させる点である。
すなわち第４図において、６は該補正用のアドレス情報
をとり込むためのラッチ回路であって、該ＲＯＭ４から
読出される各チャネルに対応する内挿データを順次とり
込むようにされる。なお第１図に示される実施例では、
該ＲＯＭ４から読出される（最下位チャネル側から順次
読出される）４ビツトの内挿データのうち上位３ビット
分だけが該ラッチ回路６に順次とり込まれる。そして該
ラッチ回路６にとり込まれたデータ（この場合３ビツト
のデータ）はそれぞれアンドゲート７１乃至７３の一方
の入力信号として入力される。また該アンドゲート７１
乃至７３の他方の入力信号としては切替スイッチ８の出
力信号が入力される。ここで該切替スイッチ８は、最下
位チャネルに対応する２相入力信号４０９６λｓｉｎお
よび４０９６λｃｏｓが入力されている間は該アンドゲ
ート７１乃至７３を閉じ、次のチャネルに対応する２相
入力信号２５６λｓｉｎおよび２５６λｃｏｓが入力さ
れてから後は、該アンドゲート７１乃至７３を開くよう
に、各アンドゲート７１乃至７３を制御する信号を出力
する。
をとり込むためのラッチ回路であって、該ＲＯＭ４から
読出される各チャネルに対応する内挿データを順次とり
込むようにされる。なお第１図に示される実施例では、
該ＲＯＭ４から読出される（最下位チャネル側から順次
読出される）４ビツトの内挿データのうち上位３ビット
分だけが該ラッチ回路６に順次とり込まれる。そして該
ラッチ回路６にとり込まれたデータ（この場合３ビツト
のデータ）はそれぞれアンドゲート７１乃至７３の一方
の入力信号として入力される。また該アンドゲート７１
乃至７３の他方の入力信号としては切替スイッチ８の出
力信号が入力される。ここで該切替スイッチ８は、最下
位チャネルに対応する２相入力信号４０９６λｓｉｎお
よび４０９６λｃｏｓが入力されている間は該アンドゲ
ート７１乃至７３を閉じ、次のチャネルに対応する２相
入力信号２５６λｓｉｎおよび２５６λｃｏｓが入力さ
れてから後は、該アンドゲート７１乃至７３を開くよう
に、各アンドゲート７１乃至７３を制御する信号を出力
する。
以下上記第１図の回路を用いて最終的な角度情報を検出
する場合の動作を順を追って説明する。
する場合の動作を順を追って説明する。
先づ上記第４図の場合と同様にスイッチ２１と２６とが
オンとされる。これにより先づ上述した最下位チャネル
に対応する２相体号４０９６λｓｉｎおよび４０９６λ
ｃｏｓが対応する増巾器１１ 、１６で増巾された後、
Ａ／Ｄ変換器３１ 、３２により所定ビットのディジタ
ルデータに変換され、これら各Ａ／Ｄ変換器３１および
３２においてえられたディジタルデータ（ｓ ｉｎデー
タおよびｃｏｓデータ）をＲＯＭ４にそのアドレス情報
として入力させ、このようにして指定されたアドレスに
記憶されている該ＲＯＭ４のデータを読出す。この場合
、該ＲＯＭ４の該指定されたアドレスには、該入力され
たｓｉｎデータＸｓおれていることは上述したとおりで
ある。
オンとされる。これにより先づ上述した最下位チャネル
に対応する２相体号４０９６λｓｉｎおよび４０９６λ
ｃｏｓが対応する増巾器１１ 、１６で増巾された後、
Ａ／Ｄ変換器３１ 、３２により所定ビットのディジタ
ルデータに変換され、これら各Ａ／Ｄ変換器３１および
３２においてえられたディジタルデータ（ｓ ｉｎデー
タおよびｃｏｓデータ）をＲＯＭ４にそのアドレス情報
として入力させ、このようにして指定されたアドレスに
記憶されている該ＲＯＭ４のデータを読出す。この場合
、該ＲＯＭ４の該指定されたアドレスには、該入力され
たｓｉｎデータＸｓおれていることは上述したとおりで
ある。
このようにして読出された該最下位チャネルに対応する
該ＲＯＭ４からの読出しデータ（この場合４ビット分だ
け読出される）はランチ回路５１にとり込まれるととも
に、該補正用のアドレスランチ回路６にもとり込まれる
。なお上記第１図の実施例では、該ランチ回路５１にと
り込まれる４ビツト分のデータのうち上位３ビット分だ
けが該ラッチ回路６にとり込まれるようにされているが
、該ラッチ回路５１にとり込まれる４ビツトのデータを
そのまま該ラッチ回路６にとり込むようにしてもよい。
該ＲＯＭ４からの読出しデータ（この場合４ビット分だ
け読出される）はランチ回路５１にとり込まれるととも
に、該補正用のアドレスランチ回路６にもとり込まれる
。なお上記第１図の実施例では、該ランチ回路５１にと
り込まれる４ビツト分のデータのうち上位３ビット分だ
けが該ラッチ回路６にとり込まれるようにされているが
、該ラッチ回路５１にとり込まれる４ビツトのデータを
そのまま該ラッチ回路６にとり込むようにしてもよい。
ここで該最下位チャネルに対応する該ＲＯＭ４からの内
挿データ読出し時（すなわち該２相体号４０９６λｓｉ
ｎおよび４０９６λｃｏｓ入力時）には、該切換スイッ
チ８により該アンドゲート７１ 、７２および７３は開
かれており、該ラッチ回路６にとり込まれたデータが該
ＲＯＭ４に対する補正用のアドレス情報として入力され
ることはない。
挿データ読出し時（すなわち該２相体号４０９６λｓｉ
ｎおよび４０９６λｃｏｓ入力時）には、該切換スイッ
チ８により該アンドゲート７１ 、７２および７３は開
かれており、該ラッチ回路６にとり込まれたデータが該
ＲＯＭ４に対する補正用のアドレス情報として入力され
ることはない。
次にチャネル選択用のスイッチが２１ 、２６から２２
゜２７に切換えられる。これにより次の上位チャネルに
対応する２相体号２５６λｓｉｎおよび２５６λｃｏｓ
が対応する増巾器１２ 、１７で増巾された後、Ａ／Ｄ
変換器＆１ 、３２により所定ビットのディジタルデー
タに変換され、これら各Ａ／Ｄ変換器３１および３２に
おいてえられたディジタルデータ（ｓｉｎデータおよび
ｃｏｓデータ）をＲＯＭ４にそのアドレス情報として入
力させる。同時に該切換スイッチ８により該アンドゲー
ト７１乃至７３を閉じ、予め該ランチ回路６にとり込ま
れている上記最下位チャネル（４０９６λ）に対応する
該ＲＯＭ４からの読出しデータ（この場合上位３ビット
分）が該ＲＯＭ４に補正用のアドレス情報として入力さ
れる。
゜２７に切換えられる。これにより次の上位チャネルに
対応する２相体号２５６λｓｉｎおよび２５６λｃｏｓ
が対応する増巾器１２ 、１７で増巾された後、Ａ／Ｄ
変換器＆１ 、３２により所定ビットのディジタルデー
タに変換され、これら各Ａ／Ｄ変換器３１および３２に
おいてえられたディジタルデータ（ｓｉｎデータおよび
ｃｏｓデータ）をＲＯＭ４にそのアドレス情報として入
力させる。同時に該切換スイッチ８により該アンドゲー
ト７１乃至７３を閉じ、予め該ランチ回路６にとり込ま
れている上記最下位チャネル（４０９６λ）に対応する
該ＲＯＭ４からの読出しデータ（この場合上位３ビット
分）が該ＲＯＭ４に補正用のアドレス情報として入力さ
れる。
これらのアドレス情報（ｓｉｎデータおよびｃｏｓデー
タ）および該補正用のアドレス情報をもとにして該ＲＯ
Ｍ４の対応アドレスには次のような補正データが格納さ
れているものとする。
タ）および該補正用のアドレス情報をもとにして該ＲＯ
Ｍ４の対応アドレスには次のような補正データが格納さ
れているものとする。
すなわち先づ該上位チャネル（この場合２５６λ）のア
ドレス情報（ｓｉｎデータＸｓおよびＣＯＳデーえた内
挿データをＢとする。またこのとき該アンドゲート７１
乃至７３を介して該ラッチ回路６から該ＲＯＭ４に入力
されている最下位チャネルの内挿データの上位３ビット
分に相当する補正用のアドレス情報をＡ（２進数）とし
、これを各チャネルにおける１波長内の分割数（一般に
２″で表される）で除算する。
ドレス情報（ｓｉｎデータＸｓおよびＣＯＳデーえた内
挿データをＢとする。またこのとき該アンドゲート７１
乃至７３を介して該ラッチ回路６から該ＲＯＭ４に入力
されている最下位チャネルの内挿データの上位３ビット
分に相当する補正用のアドレス情報をＡ（２進数）とし
、これを各チャネルにおける１波長内の分割数（一般に
２″で表される）で除算する。
ここで、この実施例では該各チャネルにおける１波長内
の分割数が１６すなわち２４とされているので、該下位
チャネルの内挿データ（この場合３ビット分）を２４で
除算する（すなわち４ビツト分だけ右にシフトさせる）
。このようにしてえられた各データＢ（すなわち上位チ
ャネルの補正前における内挿データ）およびＡ／２’
（すなわち、下位チャネルの内挿データ７１波長当り
の内挿置割数）の差、すなわち［Ｂ −（Ａ／２ｎ）］
を算出しく一般には［Ｂ −−”（Ａ／２ｎ）］を算出
し）、該算出データの少数部が０．５以上の場合（この
場合、２進数の５ビツト目（一般には上記分割数を２ｎ
として（ｎ＋１）ビット目）に“１“が立った場合）に
は、該算出データの整数部（この場合、２進数の４ビツ
ト目（一般にはｎビット目））に１を加算し、このよう
にしてえられた該算出データ（４ビツト分）を該下位チ
ャネル（この場合２５６λ）に対する補正データとする
。
の分割数が１６すなわち２４とされているので、該下位
チャネルの内挿データ（この場合３ビット分）を２４で
除算する（すなわち４ビツト分だけ右にシフトさせる）
。このようにしてえられた各データＢ（すなわち上位チ
ャネルの補正前における内挿データ）およびＡ／２’
（すなわち、下位チャネルの内挿データ７１波長当り
の内挿置割数）の差、すなわち［Ｂ −（Ａ／２ｎ）］
を算出しく一般には［Ｂ −−”（Ａ／２ｎ）］を算出
し）、該算出データの少数部が０．５以上の場合（この
場合、２進数の５ビツト目（一般には上記分割数を２ｎ
として（ｎ＋１）ビット目）に“１“が立った場合）に
は、該算出データの整数部（この場合、２進数の４ビツ
ト目（一般にはｎビット目））に１を加算し、このよう
にしてえられた該算出データ（４ビツト分）を該下位チ
ャネル（この場合２５６λ）に対する補正データとする
。
一方、該算出データの少数部が０．５未満の場合（この
場合、２進数の５ビツト目に“０“が立った場合）には
、該算出データ（４ビツト分）をそのまま、該下位チャ
ネル（この場合２５６λ）に対する補正データとする。
場合、２進数の５ビツト目に“０“が立った場合）には
、該算出データ（４ビツト分）をそのまま、該下位チャ
ネル（この場合２５６λ）に対する補正データとする。
このようにしてえられた該補正データの算出結果を、以
下に第１表として例示する。ここで該ＲＯＭ４の各アド
レスには内挿データとして７ビツトのデータが内部処理
用データとして格納されているものとし、そのうちの上
位４ビツトが読出されて各ラッチ回路５１乃至５４にラ
ンチされ、また補正アドレス用のラッチ回路６には上述
したように上位３ビ・７トのみがラッチされるものとす
る。
下に第１表として例示する。ここで該ＲＯＭ４の各アド
レスには内挿データとして７ビツトのデータが内部処理
用データとして格納されているものとし、そのうちの上
位４ビツトが読出されて各ラッチ回路５１乃至５４にラ
ンチされ、また補正アドレス用のラッチ回路６には上述
したように上位３ビ・７トのみがラッチされるものとす
る。
なお以下の第１表には上記データＢが’ ｏｏｏｏｏｏ
ｏ“、”００００００１ ”、および’ ００００１１
１ “とされている場合のみが示されている。
ｏ“、”００００００１ ”、および’ ００００１１
１ “とされている場合のみが示されている。
第１表
すなわち例えば上記Ｂが“ｏｏｏｏｏｏｏ ”であると
し、上記Ａが“１０１ “であった場合には、該Ａを４
ビット分右にシフトさせて“００００１０１ “とじ、
該算出データとして０００００００ （２進数’）
−００００１０１（２進数） −１１１１０１１を得る
。ここで上述したようにその上位４ビット分は整数部を
表し、５ビツト目以降は少数部を表すこととなるが、該
５ビツト目が０である（すなわちその少数部が０．５未
満である）ことにより、該整数部“１１１１ ’がその
まま該上位チャネル（この場合２５６λ）に対する補正
後の読出しデータとされる。
し、上記Ａが“１０１ “であった場合には、該Ａを４
ビット分右にシフトさせて“００００１０１ “とじ、
該算出データとして０００００００ （２進数’）
−００００１０１（２進数） −１１１１０１１を得る
。ここで上述したようにその上位４ビット分は整数部を
表し、５ビツト目以降は少数部を表すこととなるが、該
５ビツト目が０である（すなわちその少数部が０．５未
満である）ことにより、該整数部“１１１１ ’がその
まま該上位チャネル（この場合２５６λ）に対する補正
後の読出しデータとされる。
一方、例えば上記Ｂが“ｏｏｏｏｏｏｏ ”であるとし
、上記Ａが’ ００１ “であった場合には、該Ａを４
ビット分右にシフトさせて” ００００００１ “と
じ、該算出データとして０００００００（２進数） −
００００００１（２進数） ＝１１１１１１１を得る。
、上記Ａが’ ００１ “であった場合には、該Ａを４
ビット分右にシフトさせて” ００００００１ “と
じ、該算出データとして０００００００（２進数） −
００００００１（２進数） ＝１１１１１１１を得る。
したがって該５ビツト目が１であることにより、その４
ビツト目に１を加算してえられる’ｏｏｏｏ’ ＜けた
あふれ部は捨てる）が該上位チャネル（この場合２５６
λ）に対する補正後の読出しデータとされる。そして該
補正後の読出しデータがランチ回路５２にとり込まれる
とともに、例えばその上位３ビット分が該補正用のアド
レスラッチ回路６にとり込まれる。
ビツト目に１を加算してえられる’ｏｏｏｏ’ ＜けた
あふれ部は捨てる）が該上位チャネル（この場合２５６
λ）に対する補正後の読出しデータとされる。そして該
補正後の読出しデータがランチ回路５２にとり込まれる
とともに、例えばその上位３ビット分が該補正用のアド
レスラッチ回路６にとり込まれる。
次いでチャネル選択用のスイッチが２２ 、２７から２
３ 、２８に切換えられ、次の上位チャネル（１６λ）
に対する補正前のＲＯＭデータＢが、上記と同様にして
、そのとき該ラッチ回路６にとり込まれている下位チャ
ネル（この場合２５６λ）３ビット分のデータＡによっ
て補正され、該補正後のデータがラッチ回路５３にとり
込まれるとともに、その上位３ビット分が該ラッチ回路
６にとり込まれる。
３ 、２８に切換えられ、次の上位チャネル（１６λ）
に対する補正前のＲＯＭデータＢが、上記と同様にして
、そのとき該ラッチ回路６にとり込まれている下位チャ
ネル（この場合２５６λ）３ビット分のデータＡによっ
て補正され、該補正後のデータがラッチ回路５３にとり
込まれるとともに、その上位３ビット分が該ラッチ回路
６にとり込まれる。
更に該チャネル選択用のスイッチが２３ 、２８から２
４ 、２９に切換えられ、最上位チャネル（１λ）に対
する補正前のＲＯＭデータＢが、上記と同様にして、そ
のとき該ラッチ回路６にとり込まれている下位チャネル
（この場合１６λ）３ビット分のデータＡによって補正
され、該補正後のデータがラッチ回路５４にとり込まれ
る。
４ 、２９に切換えられ、最上位チャネル（１λ）に対
する補正前のＲＯＭデータＢが、上記と同様にして、そ
のとき該ラッチ回路６にとり込まれている下位チャネル
（この場合１６λ）３ビット分のデータＡによって補正
され、該補正後のデータがラッチ回路５４にとり込まれ
る。
このようにして各ラッチ回路５１乃至５４にとり込まれ
た各４ビット分の読出しデータを合成し、計１６ビツト
のデータによって該コード板の絶対第２図は、上述した
内挿誤差に対する補正の一例を実際の角度で示したもの
で、例えば上位チャネルについて読出されたＲＯＭデー
タ（所謂粗ＲＯＭデータ）Ｂが“ｏｏｏｏｏｏｏ ”で
あった場合でも、下位チャネルについて予め読出された
上位チャネル補正用のＲＯＭデータ（所謂端ＲＯＭデー
タ）Ａが” ０１１ ″の場合には補正後のデータは“
０００００１１“とされるべきであり（なお第１表では
その上位４ビット分“ｏｏｏｏ ”のみが示される）、
一方該精ＲＯＭデータＡ′が“１１０＃の場合には、補
正後のデータは“１１１１１１０ “とされるべきであ
る（この場合にも第１表ではその上位４ビット分“１１
１１“のみが示される）ことを示している。
た各４ビット分の読出しデータを合成し、計１６ビツト
のデータによって該コード板の絶対第２図は、上述した
内挿誤差に対する補正の一例を実際の角度で示したもの
で、例えば上位チャネルについて読出されたＲＯＭデー
タ（所謂粗ＲＯＭデータ）Ｂが“ｏｏｏｏｏｏｏ ”で
あった場合でも、下位チャネルについて予め読出された
上位チャネル補正用のＲＯＭデータ（所謂端ＲＯＭデー
タ）Ａが” ０１１ ″の場合には補正後のデータは“
０００００１１“とされるべきであり（なお第１表では
その上位４ビット分“ｏｏｏｏ ”のみが示される）、
一方該精ＲＯＭデータＡ′が“１１０＃の場合には、補
正後のデータは“１１１１１１０ “とされるべきであ
る（この場合にも第１表ではその上位４ビット分“１１
１１“のみが示される）ことを示している。
また第３図は、第１図の回路によって各ラッチ回路５１
乃至５４にとり込まれる各４ビット分のデータを示して
おり、その上位チャネル側のＲＯＭデータが順次その下
位チャネル側のＲＯＭデータによって補正される様子を
示している。
乃至５４にとり込まれる各４ビット分のデータを示して
おり、その上位チャネル側のＲＯＭデータが順次その下
位チャネル側のＲＯＭデータによって補正される様子を
示している。
すなわち最下位チャネル（４０９６λ）に対応してラッ
チ回路５１にとり込まれるＲＯＭデータは補正を適当な
２進数に変換したＲＯＭデータ（この場合４ビット分）
がそのままラッチ回路５１にとり込まれる。次にその上
位チャネル（２５６λ）に対応してラッチ回路５２にと
り込まれるデータは上記下位チャネル（４０９６λ）の
ＲＯＭデータ（この場合その上位３ビット分）によって
補正され、該補正後のＲＯＭデータ（この場合４ビット
分）がラッチ回路５２にとり込まれる。以下順次同様に
して各上位チャネル（１６λおよび１λ）のＲＯＭデー
タがその下位チャネル（２５６λおよび１６λ）によっ
て補正され、該補正後のＲＯＭデータが順次ランチ回路
５３および５４にとり込まれる。このようにして各ラッ
チ回路５１乃至５４にとり込まれた１６ビツトのＲＯＭ
データによって、該コード板の回転角度（したがって所
定の移動体の絶対位Ｗ）を１回転につき□の検出精度で
正確に検出することができる。
チ回路５１にとり込まれるＲＯＭデータは補正を適当な
２進数に変換したＲＯＭデータ（この場合４ビット分）
がそのままラッチ回路５１にとり込まれる。次にその上
位チャネル（２５６λ）に対応してラッチ回路５２にと
り込まれるデータは上記下位チャネル（４０９６λ）の
ＲＯＭデータ（この場合その上位３ビット分）によって
補正され、該補正後のＲＯＭデータ（この場合４ビット
分）がラッチ回路５２にとり込まれる。以下順次同様に
して各上位チャネル（１６λおよび１λ）のＲＯＭデー
タがその下位チャネル（２５６λおよび１６λ）によっ
て補正され、該補正後のＲＯＭデータが順次ランチ回路
５３および５４にとり込まれる。このようにして各ラッ
チ回路５１乃至５４にとり込まれた１６ビツトのＲＯＭ
データによって、該コード板の回転角度（したがって所
定の移動体の絶対位Ｗ）を１回転につき□の検出精度で
正確に検出することができる。
本発明によれば受光素子から供給される正弦波状の入力
信号に高調波が含まれていたり、該正弦波信号と余弦波
信号との間にある程度の振巾差や位相ずれを生ずるよう
なことがあっても、それらによる内挿誤差を除去し、移
動体の絶対位置を所定の検出精度で正確に検出すること
ができる。
信号に高調波が含まれていたり、該正弦波信号と余弦波
信号との間にある程度の振巾差や位相ずれを生ずるよう
なことがあっても、それらによる内挿誤差を除去し、移
動体の絶対位置を所定の検出精度で正確に検出すること
ができる。
第１図は、本発明の１実施例としての絶対位置エンコー
ダの構成を示す回路図、 第２図は、本発明によって内挿誤差に対する補正を行う
場合の一例を実際の角度で示す図、第３図は、第１図の
回路によって出力されるデータのうち、上位チャネル側
のデータが下位チャネル側のデータによって補正される
状態を示す図、第４図は、従来技術による絶対位置エン
コーダの構成を例示する回路図である。 （符号の説明） １１〜１４ 、１６〜１９：増巾器 ２１〜２４ 、２６〜２９：チャネル選択用スイッチ３
１ 、３２ ： Ａ／Ｄ変換器 ４：ＲＯＭ ５１〜５４：ラッチ回路 ６：補正用アドレス情報ラッチ回路 ７１〜７３：アンドゲート ８：切換スイッチ
ダの構成を示す回路図、 第２図は、本発明によって内挿誤差に対する補正を行う
場合の一例を実際の角度で示す図、第３図は、第１図の
回路によって出力されるデータのうち、上位チャネル側
のデータが下位チャネル側のデータによって補正される
状態を示す図、第４図は、従来技術による絶対位置エン
コーダの構成を例示する回路図である。 （符号の説明） １１〜１４ 、１６〜１９：増巾器 ２１〜２４ 、２６〜２９：チャネル選択用スイッチ３
１ 、３２ ： Ａ／Ｄ変換器 ４：ＲＯＭ ５１〜５４：ラッチ回路 ６：補正用アドレス情報ラッチ回路 ７１〜７３：アンドゲート ８：切換スイッチ
Claims (1)
- 【特許請求の範囲】 １、１回転あたりのサイクル数が互いに異なった複数チ
ャネルの正弦波状の出力がえられるように形成された回
転コード板と、該コード板の回転角度情報を構成するた
めの該複数チャネルの正弦波状の出力をそれぞれＡＤ変
換するＡＤ変換器と、各チャネルに対応する該ＡＤ変換
器の出力を順次アドレス情報として該各チャネルの１波
長内の角度情報を所定の分割数に内挿したデータがそれ
ぞれ対応するアドレスに格納されるとともに、サイクル
数の多い下位チャネルの内挿データを補正用のアドレス
情報として、サイクル数の少ない上位チャネルの内挿デ
ータに含まれる内挿誤差が該補正用のアドレス情報にも
とづいて補正された補正データがそれぞれ対応するアド
レスに格納されているＲＯＭとをそなえ、サイクル数の
最も多い最下位チャネルのアドレス情報によって読み出
された該内挿データと該補正用のアドレス情報にもとづ
いて読み出された該最下位チャネルより上位の各上位チ
ャネルの該補正データとを合成することによって、移動
体の絶対位置を検出するようにしたことを特徴とする絶
対位置エンコーダ。 ２、該下位チャネルの該内挿データを２進数で換算して
Ａとし、該上位チャネル該内挿データを２進数で換算し
てＢとし、各チャネルの該分割数を２＾ｎ（ｎは整数）
として［Ｂ−（Ａ／２＾ｎ）］を２進数で算出し、該算
出データの（ｎ＋１）ビット目が１となった場合には該
算出データのｎビット目に１を加算し、このように加算
補正されたｎビットの該算出データを該上位チャネルの
補正データとし、一方、該算出データの（ｎ＋１）ビッ
ト目が０となった場合にはｎビットの該算出データをそ
のまま該上位チャネルの補正データとする、特許請求の
範囲第１項記載の絶対位置エンコーダ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146922A JPS63311119A (ja) | 1987-06-15 | 1987-06-15 | 絶対位置エンコ−ダ |
| KR1019890700248A KR890701996A (ko) | 1987-06-15 | 1988-06-15 | 절대 위치 인코더 |
| PCT/JP1988/000578 WO1988010409A1 (fr) | 1987-06-15 | 1988-06-15 | Codeur de position absolue |
| EP19880905420 EP0318597A4 (en) | 1987-06-15 | 1988-06-15 | Absolute position encoder |
| US07/336,351 US4998105A (en) | 1987-06-15 | 1988-06-15 | Absolute position encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146922A JPS63311119A (ja) | 1987-06-15 | 1987-06-15 | 絶対位置エンコ−ダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63311119A true JPS63311119A (ja) | 1988-12-19 |
Family
ID=15418603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62146922A Pending JPS63311119A (ja) | 1987-06-15 | 1987-06-15 | 絶対位置エンコ−ダ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4998105A (ja) |
| EP (1) | EP0318597A4 (ja) |
| JP (1) | JPS63311119A (ja) |
| KR (1) | KR890701996A (ja) |
| WO (1) | WO1988010409A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000321095A (ja) * | 1999-05-10 | 2000-11-24 | Mitsutoyo Corp | 絶対位置エンコーダ及び該絶対位置エンコーダを備えるノギス、並びに絶対位置エンコーダのキャリブレーション方法 |
| WO2006070826A1 (ja) * | 2004-12-28 | 2006-07-06 | Asahi Kasei Emd Corporation | 磁気方式回転角センサ、および、角度情報処理装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2501227B2 (ja) * | 1988-05-30 | 1996-05-29 | ファナック株式会社 | 絶対位置エンコ―ダ |
| JP2501228B2 (ja) * | 1988-06-24 | 1996-05-29 | ファナック株式会社 | エンコ―ダの内挿回路 |
| DE4212952C2 (de) * | 1991-08-03 | 1994-06-09 | Heidenhain Gmbh Dr Johannes | Längen- oder Winkelmeßeinrichtung |
| DE4220502C1 (de) * | 1992-06-23 | 1993-12-16 | Stegmann Max Antriebstech | Drehwinkelmeßsystem |
| US5585605A (en) * | 1993-11-05 | 1996-12-17 | Microfield Graphics, Inc. | Optical-scanning system employing laser and laser safety control |
| US5434370A (en) * | 1993-11-05 | 1995-07-18 | Microfield Graphics, Inc. | Marking system with pen-up/pen-down tracking |
| US5583323A (en) * | 1993-11-05 | 1996-12-10 | Microfield Graphics, Inc. | Calibration of graphic data-acquisition tracking system |
| DE19515139A1 (de) * | 1995-04-25 | 1996-10-31 | Sachse Lothar | Verfahren zum Anzeigen von Weg- und/oder Winkelpositionen |
| EP0743508A2 (en) * | 1995-05-16 | 1996-11-20 | Mitutoyo Corporation | Induced current position transducer |
| US5886519A (en) * | 1997-01-29 | 1999-03-23 | Mitutoyo Corporation | Multi-scale induced current absolute position transducer |
| FR2769087B1 (fr) * | 1997-09-26 | 2000-01-28 | Roulements Soc Nouvelle | Capteur numerique de position |
| US6396052B1 (en) | 2000-04-07 | 2002-05-28 | Lexmark International, Inc. | High precision analog encoder system |
| JP3772121B2 (ja) * | 2002-02-28 | 2006-05-10 | ファナック株式会社 | エンコーダの信号処理装置 |
| KR101953821B1 (ko) | 2011-12-28 | 2019-03-04 | 세르보센스 (에스엠씨) 엘티디. | 고분해능 엔코더 장치 |
| KR101540176B1 (ko) * | 2014-03-13 | 2015-07-28 | 엘에스산전 주식회사 | 전동기 속도 검출장치 |
| RU2626552C1 (ru) * | 2016-10-03 | 2017-07-28 | Акционерное общество "Концерн "Центральный научно-исследовательский институт "Электроприбор" | Способ преобразования угла поворота вала в код |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3508252A (en) * | 1966-10-03 | 1970-04-21 | Gen Electric | Analog to digital and digital to analog signal converters |
| DE2729697A1 (de) * | 1977-07-01 | 1979-01-04 | Heidenhain Gmbh Dr Johannes | Verfahren zur interpolation |
| JPS54106267A (en) * | 1978-02-08 | 1979-08-21 | Toshiba Corp | Angle divider |
| JPS54119944A (en) * | 1978-03-10 | 1979-09-18 | Ishikawajima Harima Heavy Ind | Multistage encoder |
| JPS5518985A (en) * | 1978-07-28 | 1980-02-09 | Mitsubishi Electric Corp | Output device of plural speed encoder |
| JPS5613821A (en) * | 1979-07-13 | 1981-02-10 | Seiko Instr & Electronics Ltd | Quartz oscillator |
| US4346447A (en) * | 1979-12-28 | 1982-08-24 | Nippon Kogaku K.K. | Divisional reading device for sine signals |
| JPS56116196A (en) * | 1980-02-20 | 1981-09-11 | Mitsubishi Electric Corp | Step comparator for position detector |
| GB2076147B (en) * | 1980-05-15 | 1984-07-11 | Ferranti Ltd | Position encoder |
| US4445110A (en) * | 1980-07-28 | 1984-04-24 | Itek Corporation | Absolute optical encoder system |
| DE3036830C2 (de) * | 1980-09-30 | 1987-01-08 | Dr. Johannes Heidenhain Gmbh, 8225 Traunreut | Verfahren zur Korrektur von Meßwerten bei einem digitalen elektrischen Längen- oder Winkelmeßsystem |
| US4360730A (en) * | 1980-10-16 | 1982-11-23 | Itek Corporation | Encoder alignment method and apparatus |
| JPS56138210A (en) * | 1981-03-06 | 1981-10-28 | Mitsubishi Electric Corp | Angle control device |
| US4587513A (en) * | 1984-06-25 | 1986-05-06 | Energy Innovations, Inc. | Noncontact shaft angle detector |
| JPS61110006A (ja) * | 1984-11-05 | 1986-05-28 | Fanuc Ltd | 位置検出方法 |
| GB2179515B (en) * | 1985-08-22 | 1989-08-02 | Muirhead Vactric Components | Interpolation method and application thereof to encoders |
| JPS62168019A (ja) * | 1986-01-20 | 1987-07-24 | Hitachi Ltd | 磁気式回転センサ |
| US4786891A (en) * | 1986-04-08 | 1988-11-22 | Yokogawa Electric Corporation | Absolute encoder for linear or angular position measurements |
| JPH05240992A (ja) * | 1992-03-02 | 1993-09-21 | Toshiba Corp | インターナルポンプの取付部構造 |
-
1987
- 1987-06-15 JP JP62146922A patent/JPS63311119A/ja active Pending
-
1988
- 1988-06-15 WO PCT/JP1988/000578 patent/WO1988010409A1/ja not_active Ceased
- 1988-06-15 EP EP19880905420 patent/EP0318597A4/en not_active Withdrawn
- 1988-06-15 KR KR1019890700248A patent/KR890701996A/ko not_active Ceased
- 1988-06-15 US US07/336,351 patent/US4998105A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000321095A (ja) * | 1999-05-10 | 2000-11-24 | Mitsutoyo Corp | 絶対位置エンコーダ及び該絶対位置エンコーダを備えるノギス、並びに絶対位置エンコーダのキャリブレーション方法 |
| WO2006070826A1 (ja) * | 2004-12-28 | 2006-07-06 | Asahi Kasei Emd Corporation | 磁気方式回転角センサ、および、角度情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0318597A4 (en) | 1991-06-12 |
| US4998105A (en) | 1991-03-05 |
| EP0318597A1 (en) | 1989-06-07 |
| WO1988010409A1 (fr) | 1988-12-29 |
| KR890701996A (ko) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4998105A (en) | Absolute position encoder | |
| EP0369031B1 (en) | Absolute position encoder | |
| KR970007351B1 (ko) | 아날로그-디지탈 변환기 | |
| JP2754422B2 (ja) | アブソリュート・エンコーダ | |
| JPH07218288A (ja) | 絶対位置検出装置及びその誤差補正方法 | |
| US5572212A (en) | Pipelined analog to digital converter | |
| EP0241733B1 (en) | A fast high resolution analog to digital converter | |
| US4884226A (en) | Method for detecting position | |
| EP0675603B1 (en) | Absolute position encoding method and absolute position encoder | |
| JPH08233602A (ja) | アブソリュートエンコーダ | |
| JPH10132605A (ja) | 位置検出装置 | |
| JP2501228B2 (ja) | エンコ―ダの内挿回路 | |
| US7489260B2 (en) | Resolver hall decoding circuit | |
| Lygouras | Memory reduction in look-up tables for fast symmetric function generators | |
| EP0680150B1 (en) | Absolute position encoding method and absolute position encoder | |
| JPH06207837A (ja) | アブソリュートエンコーダ | |
| JPH02104024A (ja) | 逐次比較型アナログ・デジタル変換器 | |
| JPS61131011A (ja) | エンコ−ダ出力補間回路 | |
| JP2729113B2 (ja) | アブソリュートエンコーダ | |
| JP2526263B2 (ja) | アブソリュ―トエンコ―ダ | |
| JPS63104524A (ja) | デジタル・アナログ変換装置 | |
| JPH04329309A (ja) | アブソリュート信号発生方法 | |
| JPS6130206B2 (ja) | ||
| JPH0617802B2 (ja) | エンコーダ内挿回路 | |
| JPH01320825A (ja) | 補正型ａ／ｄ変換装置 |