JPS6145500A - 文字フオントの読み出し専用メモリ - Google Patents
文字フオントの読み出し専用メモリInfo
- Publication number
- JPS6145500A JPS6145500A JP60172312A JP17231285A JPS6145500A JP S6145500 A JPS6145500 A JP S6145500A JP 60172312 A JP60172312 A JP 60172312A JP 17231285 A JP17231285 A JP 17231285A JP S6145500 A JPS6145500 A JP S6145500A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- memory
- word
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Controls And Circuits For Display Device (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は読み出し専用メ七り、特に文字フォントを記憶
する読み出し専用メモリに関するものである。
する読み出し専用メモリに関するものである。
文字フォントとは、ｍ１×ｍ２（ｍ１ｍ２は正整数）行
倒の各要素に白または黒を割り当てる事により文字を表
すもので“あ“る。第１図は大きさＩＯＸ １０５素か
らなる文字フォントの一例であり「岩」という漢字を表
している。′ 文字フォントを記憶す゛る耽み出し専用メ七りの記憶容
量はフォントの大きさを１６Ｘ１６、文字数を３０００
とすると、約７７０にビット必要となり、フォントの大
きさを３２Ｘ３２、文字数を４０００とすると約４Ｍビ
ット必要となる。現在の半纏体技術では大容量読み出し
専用メモリにおいですべての記憶素子に所期の値を記憶
させる事は、製造技術の面から因難である。従って読み
出・し時に誤りの訂正・修整の必要が”あり種々の誤り
訂正、修正方式が考えられている。ハミング符号等の誤
り訂正符号を用いる方法は、冗長度が大きくかつ比較的
大規模の誤り訂正回路を必要とし、経済性、信頼性の面
で必ずしも得策ではない。また、単゛なる奇偶検査では
検出能力のみで訂正能力がなく修！Ｉ能力１ζ欠ける。
倒の各要素に白または黒を割り当てる事により文字を表
すもので“あ“る。第１図は大きさＩＯＸ １０５素か
らなる文字フォントの一例であり「岩」という漢字を表
している。′ 文字フォントを記憶す゛る耽み出し専用メ七りの記憶容
量はフォントの大きさを１６Ｘ１６、文字数を３０００
とすると、約７７０にビット必要となり、フォントの大
きさを３２Ｘ３２、文字数を４０００とすると約４Ｍビ
ット必要となる。現在の半纏体技術では大容量読み出し
専用メモリにおいですべての記憶素子に所期の値を記憶
させる事は、製造技術の面から因難である。従って読み
出・し時に誤りの訂正・修整の必要が”あり種々の誤り
訂正、修正方式が考えられている。ハミング符号等の誤
り訂正符号を用いる方法は、冗長度が大きくかつ比較的
大規模の誤り訂正回路を必要とし、経済性、信頼性の面
で必ずしも得策ではない。また、単゛なる奇偶検査では
検出能力のみで訂正能力がなく修！Ｉ能力１ζ欠ける。
同じ読み出し専用メモを複数イ１５用意し、奇偶検査で
誤りを恢出した場合。
誤りを恢出した場合。
別の耽み出し専用メモリの内容を読み出すという方法も
あるが、冗長度が大きく経済的に難点がある０ 〔発明の目的〕 本発明の目的は、大きな冗長度を必要とせず、比較的小
規模の回路で文字フォント用読み出し専用記憶部内の記
憶誤りを修整する回路を有する読み出し専用メモリを実
現する事である。
あるが、冗長度が大きく経済的に難点がある０ 〔発明の目的〕 本発明の目的は、大きな冗長度を必要とせず、比較的小
規模の回路で文字フォント用読み出し専用記憶部内の記
憶誤りを修整する回路を有する読み出し専用メモリを実
現する事である。
本発明（は、上記目的を達成するため、文字フォント特
有の性質を利用した誤り訂正を行う回路を有する。まず
上記文字７オンＩｆ有の性質ｉこついて例を用い説明す
る。第２図は大きさｌ０ＸＩＯの文字フォントを表す。
有の性質を利用した誤り訂正を行う回路を有する。まず
上記文字７オンＩｆ有の性質ｉこついて例を用い説明す
る。第２図は大きさｌ０ＸＩＯの文字フォントを表す。
、この文字フォントにおいて、第２図中破線で示される
ような大きさ３×３のプレート１に着目する。このプレ
ートは行方向及び列方向にそれぞれ８通りの場所を占め
つるから合計６４通り考える事ができる。またプレート
は大きさｂ５３ Ｘ ３であるのでそれ自身９個の要素
を持っており、それぞれ白または黒であり、そｎ故２’
−５１２通りのパターン（例えば、全日、全点、市松
）がありうる。ところが、文字フォント・の性質上現れ
やすいパターンと、現れにくいパターンが存在する。こ
れが文字フォント特有の性質である。大きさｌ０ＸＩＯ
の文字フォントの場合第３図（ａ） 、 （ｂｌは非常
に現れにくいパターンであり（ａｌ ’ 、 （ｂ）
’は比較的現れやすいパターンである。
ような大きさ３×３のプレート１に着目する。このプレ
ートは行方向及び列方向にそれぞれ８通りの場所を占め
つるから合計６４通り考える事ができる。またプレート
は大きさｂ５３ Ｘ ３であるのでそれ自身９個の要素
を持っており、それぞれ白または黒であり、そｎ故２’
−５１２通りのパターン（例えば、全日、全点、市松
）がありうる。ところが、文字フォント・の性質上現れ
やすいパターンと、現れにくいパターンが存在する。こ
れが文字フォント特有の性質である。大きさｌ０ＸＩＯ
の文字フォントの場合第３図（ａ） 、 （ｂｌは非常
に現れにくいパターンであり（ａｌ ’ 、 （ｂ）
’は比較的現れやすいパターンである。
従って本発明では読み出し専用メモリの第１番地の例内
容に誤りが検出された場合、第（ｉ−１）番地及び第（
ｉ＋１）ｉ地の例の内容を用い、上記３×３のプレート
を調べ、第３図（ａｌのパターン２＞５あれば、（ａｌ
’へ、 （ｂンのパターンがあれば（ｂ）′へそれぞれ
修整する。誤が検出され、しかもａ、 ｂのいずれのパ
ターンも含まれない場合、或いは第１番地が文字フォン
トの最下行、最下行の場合は修整不能と判断してもよい
。
容に誤りが検出された場合、第（ｉ−１）番地及び第（
ｉ＋１）ｉ地の例の内容を用い、上記３×３のプレート
を調べ、第３図（ａｌのパターン２＞５あれば、（ａｌ
’へ、 （ｂンのパターンがあれば（ｂ）′へそれぞれ
修整する。誤が検出され、しかもａ、 ｂのいずれのパ
ターンも含まれない場合、或いは第１番地が文字フォン
トの最下行、最下行の場合は修整不能と判断してもよい
。
第３因は一例であり１文字フォントの大きさ、プレート
の大きさにより、プレートのパターン出現頻度は異なっ
てくる。
の大きさにより、プレートのパターン出現頻度は異なっ
てくる。
第４図は本発明による実施例を示す。本実施例において
文字フォントの大きさは１０ＸＩＯとする。第４図にお
いて、アドレス生成器２は文字フォントの行の番地を指
示する。読み出し専用記憶部３の各ワード（文字フォン
トの行に対応する）の長さは１１ビツトであり、１ビッ
トは奇偶検査ビットである。１つの文字フォントは１０
個の行から成っているため１文字の総数Ｘ１０Ｘ’ｌｌ
ビツトの記憶容量が必要となる。奇偶検査回路４は読み
出し専用記憶部３から読み出された各ワードについて奇
偶検査を行う回路であり、誤りが検出されなければ、出
力線５を通し外部へ出力する。
文字フォントの大きさは１０ＸＩＯとする。第４図にお
いて、アドレス生成器２は文字フォントの行の番地を指
示する。読み出し専用記憶部３の各ワード（文字フォン
トの行に対応する）の長さは１１ビツトであり、１ビッ
トは奇偶検査ビットである。１つの文字フォントは１０
個の行から成っているため１文字の総数Ｘ１０Ｘ’ｌｌ
ビツトの記憶容量が必要となる。奇偶検査回路４は読み
出し専用記憶部３から読み出された各ワードについて奇
偶検査を行う回路であり、誤りが検出されなければ、出
力線５を通し外部へ出力する。
誤りが検出さｎた場合、パターンマツチング回路′６へ
移される。パターンマツチング回路は、誤りが検出され
たワード及びその前後のワードを記憶するメモリ７を有
し、３×３のプレート６４伽のうち１′で示されるパタ
ーンと一致するものがあるかどうか調べる回路である。
移される。パターンマツチング回路は、誤りが検出され
たワード及びその前後のワードを記憶するメモリ７を有
し、３×３のプレート６４伽のうち１′で示されるパタ
ーンと一致するものがあるかどうか調べる回路である。
もし一致するものがあれば、修整回路８により第４図中
１″で示されるパターンに修整され、線路９，５を通し
外部へ出力さｒＬる。パターンマツチング回路６１）１
１．、’で示されるパターンと一致するプレートを検出
できなかった時は、修整不能と判断し、１０．５を辿し
外部へ出力する。
１″で示されるパターンに修整され、線路９，５を通し
外部へ出力さｒＬる。パターンマツチング回路６１）１
１．、’で示されるパターンと一致するプレートを検出
できなかった時は、修整不能と判断し、１０．５を辿し
外部へ出力する。
本実施例では、文字フォントの大きさをｌ０Ｘ１０とし
、プレートの大きさを３×３として説明したがこれに限
るものではなく、又、プレートの修整パターンも第３図
の例に限るものではない。
、プレートの大きさを３×３として説明したがこれに限
るものではなく、又、プレートの修整パターンも第３図
の例に限るものではない。
以上、本発明は、例えば大きさがｌ０ＸＩＯの文字フォ
ントにおいて例えば第３図（ａｌ 、 （ｂｌのパター
ンが現れにくく、第３図（ａ） ’ 、 （ｂ）’ 、
のパターンが現れやすいというような文字フォント特有
の性質を利用しシＣみ出し専用記憶部内の記憶誤りを修
整するものである。
ントにおいて例えば第３図（ａｌ 、 （ｂｌのパター
ンが現れにくく、第３図（ａ） ’ 、 （ｂ）’ 、
のパターンが現れやすいというような文字フォント特有
の性質を利用しシＣみ出し専用記憶部内の記憶誤りを修
整するものである。
本発明による読出し専用メモリを用いると、大きな冗長
度を必要とせず比較的小規模の回路で文字フォント用読
み出し−ｖ用メモリ内の記憶誤りを修整する回路を有す
る読み出し専用メモリを実現できる。
度を必要とせず比較的小規模の回路で文字フォント用読
み出し−ｖ用メモリ内の記憶誤りを修整する回路を有す
る読み出し専用メモリを実現できる。
第１図は文字フォントの一例を示す図、第２図は文字フ
ォントとプレートの一例を示す図、第３図はプレートの
パターン例を示す図、第４図は本発明による読出し専用
メモリの一実施例を辰す図である。 １・・・プレート、２・・・アドレス生成器、 ３ｉｄ
み出し専用記憶部、４・・・奇偶検査同好、６・・・パ
ターンマツチング回路、７・・・メモリ、８・・・修整
回路。 ′￥Ｊ １ 回 箇２ 図 （０，、ン （と１．′）
（ｂン （ｂ′）′！Ｊ ４ 閉 ■
ォントとプレートの一例を示す図、第３図はプレートの
パターン例を示す図、第４図は本発明による読出し専用
メモリの一実施例を辰す図である。 １・・・プレート、２・・・アドレス生成器、 ３ｉｄ
み出し専用記憶部、４・・・奇偶検査同好、６・・・パ
ターンマツチング回路、７・・・メモリ、８・・・修整
回路。 ′￥Ｊ １ 回 箇２ 図 （０，、ン （と１．′）
（ｂン （ｂ′）′！Ｊ ４ 閉 ■
Claims (1)
- １、各ワードがｎビット長（ｎは２以上の整数）でであ
る読み出し専用メモリであつて、各ワードのｎビットの
うち１ビットを奇偶検査ビットとして割り合て、読み出
し時に奇偶検査を行う回路と、この検査により第ｉ番地
のワードに誤りが検出された場合第（ｉ−ｊ）番地から
第（ｉ＋ｋ）番地（ｊ、ｋは整数）に記憶されている情
報を用い第ｉ番地の情報を修整する回路とを有してなる
ことを特徴とする読み出し専用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172312A JPS6145500A (ja) | 1985-08-07 | 1985-08-07 | 文字フオントの読み出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172312A JPS6145500A (ja) | 1985-08-07 | 1985-08-07 | 文字フオントの読み出し専用メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145500A true JPS6145500A (ja) | 1986-03-05 |
| JPS6356547B2 JPS6356547B2 (ja) | 1988-11-08 |
Family
ID=15939578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172312A Granted JPS6145500A (ja) | 1985-08-07 | 1985-08-07 | 文字フオントの読み出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145500A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| WO2020100324A1 (ja) * | 2018-11-13 | 2020-05-22 | Smc株式会社 | デュアルチラー |
-
1985
- 1985-08-07 JP JP60172312A patent/JPS6145500A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| WO2020100324A1 (ja) * | 2018-11-13 | 2020-05-22 | Smc株式会社 | デュアルチラー |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6356547B2 (ja) | 1988-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4192154B2 (ja) | エラー訂正のためのデータの分割 | |
| US7526709B2 (en) | Error detection and correction in a CAM | |
| US20060265636A1 (en) | Optimized testing of on-chip error correction circuit | |
| EP0555307A1 (en) | DATA INSENSITIVE TO FAILURE STORAGE SYSTEM. | |
| AU597140B2 (en) | Efficient address test for large memories | |
| US4485471A (en) | Method of memory reconfiguration for fault tolerant memory | |
| US5450423A (en) | Data error correcting/detecting system and apparatus compatible with different data bit memory packages | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| KR870002594A (ko) | 반도체 기억장치 | |
| US4103823A (en) | Parity checking scheme for detecting word line failure in multiple byte arrays | |
| US4774712A (en) | Redundant storage device having address determined by parity of lower address bits | |
| US5886930A (en) | Bit interleaving in a memory which uses multi-bit DRAMs | |
| JPS6145500A (ja) | 文字フオントの読み出し専用メモリ | |
| KR910014825A (ko) | 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법 | |
| JPH0132556B2 (ja) | ||
| US20050094451A1 (en) | Method of detecting errors in a priority encoder and a content addressable memory adopting the same | |
| JPS6063651A (ja) | 記憶装置 | |
| RU2006971C1 (ru) | Запоминающее устройство с коррекцией ошибок в выходной информации | |
| JPS6349809B2 (ja) | ||
| JPS5911999B2 (ja) | 記憶装置のブロツク切替方式 | |
| JPS59104800A (ja) | 画像メモリのパリテイ・チエツク方式 | |
| KR900008638B1 (ko) | 집적회로 | |
| JPS6117480Y2 (ja) | ||
| JPH10207786A (ja) | メモリシステム | |
| SU1111206A1 (ru) | Оперативное запоминающее устройство с коррекцией информации |