JPS6145652A - デ−タ受信方式 - Google Patents
デ−タ受信方式Info
- Publication number
- JPS6145652A JPS6145652A JP59166829A JP16682984A JPS6145652A JP S6145652 A JPS6145652 A JP S6145652A JP 59166829 A JP59166829 A JP 59166829A JP 16682984 A JP16682984 A JP 16682984A JP S6145652 A JPS6145652 A JP S6145652A
- Authority
- JP
- Japan
- Prior art keywords
- data
- remaining time
- time
- received
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種計測データ等の可変長のデータを一定時
間周期で直列信号として受信側に伝送し、受信側にて並
列信号に変換してメモリに蓄積し必要な処理を行い、其
の結果を出力し表示さす受信装置のデータ受信方式の改
良に関する。
間周期で直列信号として受信側に伝送し、受信側にて並
列信号に変換してメモリに蓄積し必要な処理を行い、其
の結果を出力し表示さす受信装置のデータ受信方式の改
良に関する。
上記受信装置で、データを受信する場合、データ出力後
、次にデータを受信する迄の残り時間に、他の回線から
のクロストークや外来雑音等の受信で誤動作を起こさな
いようにすることが望まれる。
、次にデータを受信する迄の残り時間に、他の回線から
のクロストークや外来雑音等の受信で誤動作を起こさな
いようにすることが望まれる。
第４図は従来例の受信装置のブロック図、第５図は１周
当たりの送信データフォーマットの１例を示す図、第６
図は処理時間の関係を示すタイムキャートである。
当たりの送信データフォーマットの１例を示す図、第６
図は処理時間の関係を示すタイムキャートである。
第４図中、１はマイクロプロセッサ（以下ＭＰＵと称す
）、２は直並列変換器（以下Ｓ／Ｐ変換器と称す）、３
はプログラムを格納しているＲＯＭ、４はデータ格納用
ＲＡＭ、５はデータ出力回路を示し、第６図中Ｔｉは一
定周期時間、Ｔｒｉ、Ｔｒ２は受信処理時間、Ｔｏｌ、
Ｔａ２はデータ出力処理時間、Ｔｄｌ、Ｔａ２は残り時
間、ｔｐは受信時間が多少変動しても確実に受信する為
の保護時間で受信データの長短にかかわらず一定時間で
ある。
）、２は直並列変換器（以下Ｓ／Ｐ変換器と称す）、３
はプログラムを格納しているＲＯＭ、４はデータ格納用
ＲＡＭ、５はデータ出力回路を示し、第６図中Ｔｉは一
定周期時間、Ｔｒｉ、Ｔｒ２は受信処理時間、Ｔｏｌ、
Ｔａ２はデータ出力処理時間、Ｔｄｌ、Ｔａ２は残り時
間、ｔｐは受信時間が多少変動しても確実に受信する為
の保護時間で受信データの長短にかかわらず一定時間で
ある。
送信データの１局分のデータフォーマットの１例を示し
たものが第５図であり、先頭のサブフレームにはフレー
ムの先頭を示すコードＥ及び局アドレスを示すコードＡ
があり、以下の４サブフレームにはデータ領域があり、
このように構成されたフレームの信号が送信されて来る
が、其の局数（フレームの数）は送信時刻により変わり
、データとしては可変長となる。
たものが第５図であり、先頭のサブフレームにはフレー
ムの先頭を示すコードＥ及び局アドレスを示すコードＡ
があり、以下の４サブフレームにはデータ領域があり、
このように構成されたフレームの信号が送信されて来る
が、其の局数（フレームの数）は送信時刻により変わり
、データとしては可変長となる。
このような送られて来る可変長のデータは、第４図のＳ
／Ｐ変換器２にて受信し並列信号に変換されＭＰＵＩの
制御によりＲＡＭ４に蓄積され、処理を行った後順次デ
ータ出力回路５より出力され表示される。
／Ｐ変換器２にて受信し並列信号に変換されＭＰＵＩの
制御によりＲＡＭ４に蓄積され、処理を行った後順次デ
ータ出力回路５より出力され表示される。
この場合、第６図によりデータの受信時刻Ｎ。
Ｎ＋１における処理時間の関係を説明すると、Ｎ時にお
いて、局数ｍのデータを受信した時の、受信処理時間を
Ｔｒ Ｌデータ出力処理時間をＴ。
いて、局数ｍのデータを受信した時の、受信処理時間を
Ｔｒ Ｌデータ出力処理時間をＴ。
１とすると、次のＮ＋１時にデータを受信する保護時間
ｔｐ迄の残り時間Ｔｄｌは次式の如くなる。
ｔｐ迄の残り時間Ｔｄｌは次式の如くなる。
Ｔｄｌ＝Ｔｔ −（Ｔｒｌ＋Ｔｏｌ＋ｔｌ））ここでＴ
ｒｉ、ＴｏｌはＭＰＵＩの処理時間の関係より局数ｍに
て一義的に決まる時間である。
ｒｉ、ＴｏｌはＭＰＵＩの処理時間の関係より局数ｍに
て一義的に決まる時間である。
同様にＮ＋１時に局数ｎのデータを受信した時の、受信
処理時間をＴｒ２、データ出力処理時間をＴａ２とする
と、次のＮ＋２時にデータを受信する保護時間ｔｐ迄の
残り時間Ｔｄ２は次式の如くなる。
処理時間をＴｒ２、データ出力処理時間をＴａ２とする
と、次のＮ＋２時にデータを受信する保護時間ｔｐ迄の
残り時間Ｔｄ２は次式の如くなる。
Ｔｄ２＝Ｔｉ７ （Ｔｒ２＋Ｔｏ２＋ｔｐ）受信装置と
しては、この残り時間Ｔｄ１．Ｔｄりは受信可能な状態
を保持しているので、この残り時間に、他の回線からの
クロストークや外来雑音から不要なデータを受信し、誤
動作する恐れがある。
しては、この残り時間Ｔｄ１．Ｔｄりは受信可能な状態
を保持しているので、この残り時間に、他の回線からの
クロストークや外来雑音から不要なデータを受信し、誤
動作する恐れがある。
上記説明の如く、従来の受信装置では、残り時間に、他
の回線からのクロストークや外来雑音から不要なデータ
を受信し、誤動作する恐れがある問題点がある。
の回線からのクロストークや外来雑音から不要なデータ
を受信し、誤動作する恐れがある問題点がある。
上記問題点は、データ出力後次にデータを受信する迄の
残り時間に受信したデータを無効にするようにした本発
明のデータ受信方式により解決される。
残り時間に受信したデータを無効にするようにした本発
明のデータ受信方式により解決される。
本発明によれば、残り時間に受信したデータを無効にす
るので、残り時間に他の回線からのクロストークや外来
雑音から不要なデータを受信しても、誤動作する恐れは
なくなる。
るので、残り時間に他の回線からのクロストークや外来
雑音から不要なデータを受信しても、誤動作する恐れは
なくなる。
第１図は本発明の実施例の受信装置のブロック図、第２
図は本発明の実施例の制御回路の詳細を示すブロック図
、第３図は１例の受信データ局数ＦＣに対する処理時間
及び残り時間を示す図である。
図は本発明の実施例の制御回路の詳細を示すブロック図
、第３図は１例の受信データ局数ＦＣに対する処理時間
及び残り時間を示す図である。
図中３′はＲＯＭ、６は制御回路、７は受信処理時間演
算部、８はデータ出力処理時間演算部、９は加算部、１
０は減算部、１１はカウンタを示し、尚全図を通じ同一
符号は同一機能のものを示す。
算部、８はデータ出力処理時間演算部、９は加算部、１
０は減算部、１１はカウンタを示し、尚全図を通じ同一
符号は同一機能のものを示す。
第１図で第４図と異なる点は、Ｓ／Ｐ変換器２で受信し
た可変長のデータより計数した局数ＦＣを、制御回路６
に渡し、制御回路６では、データ出力回路５よりデータ
出力完了のＭＰＵＩよりの信号を起点とし、局数ＦＣに
応じた残り時間の演算を行い、残り時間が無くなった時
信号を出力し、ＭＰＵＩの制御により、ＲＯＭ３’に格
納しているプログラムにて、この残り時間中は受信した
データを無効にしている点である。
た可変長のデータより計数した局数ＦＣを、制御回路６
に渡し、制御回路６では、データ出力回路５よりデータ
出力完了のＭＰＵＩよりの信号を起点とし、局数ＦＣに
応じた残り時間の演算を行い、残り時間が無くなった時
信号を出力し、ＭＰＵＩの制御により、ＲＯＭ３’に格
納しているプログラムにて、この残り時間中は受信した
データを無効にしている点である。
この制御回路６のデータ出力後の残り時間の演算及び残
り時間が無くなった時の信号出力に付いて第２図により
説明すると、受信処理時間演算部７により、局数ＦＣに
応じた受信処理時間Ｔｒの演算を行い、又データ出力処
理時間演算部８により、局数ＦＣに応じた出力処理時間
Ｔｏの演算を行う。
り時間が無くなった時の信号出力に付いて第２図により
説明すると、受信処理時間演算部７により、局数ＦＣに
応じた受信処理時間Ｔｒの演算を行い、又データ出力処
理時間演算部８により、局数ＦＣに応じた出力処理時間
Ｔｏの演算を行う。
尚これらの処理時間は、ＭＰＵＩの固有の処理時間は固
定であるので、局数ＦＣに比例する。
定であるので、局数ＦＣに比例する。
演算されたこれらの処理時間は加算部９で加算され、減
算部１０に入力し、減算部１０では、一定周期時間Ｔｉ
より保護時間ｔｐを差し引いた値より差し引かれ、残り
時間Ｔｄを求め、この値をカウンタ１１のプリセント値
として出力する。
算部１０に入力し、減算部１０では、一定周期時間Ｔｉ
より保護時間ｔｐを差し引いた値より差し引かれ、残り
時間Ｔｄを求め、この値をカウンタ１１のプリセント値
として出力する。
今、１周当たりの受信処理時間を０．０５秒、出力処理
時間を０．１秒とし、局数ＦＧを１０とすると、受信処
理時間Ｔｒは０．５秒出力処理時間Ｔｏはｌ秒となり処
理時間の合計は、第３図に示す如＜１゜５秒となる。又
一定周期時間Ｔｉを２０秒保護時間ｔｐを２秒とすると
Ｔｉ−ｔｐ＝１８秒となり、残り時間は１６．５秒とな
る。
時間を０．１秒とし、局数ＦＧを１０とすると、受信処
理時間Ｔｒは０．５秒出力処理時間Ｔｏはｌ秒となり処
理時間の合計は、第３図に示す如＜１゜５秒となる。又
一定周期時間Ｔｉを２０秒保護時間ｔｐを２秒とすると
Ｔｉ−ｔｐ＝１８秒となり、残り時間は１６．５秒とな
る。
この値を１００倍して１１ビツトのバイナリ−に変換し
て、カウンタ１１のプリセント値とする。
て、カウンタ１１のプリセント値とする。
この場合、２０秒の一定周期時間Ｔｉをバイナリ−で示
すと次式の如くなる。
すと次式の如くなる。
Ｔ ｉ ＃２” Ｘ １ ／１００秒−２０４８Ｘ １
／１００秒従ってカウンタ１１は１１ビツトのカウン
タとしてあり、Ｔ’ ｔ ｐ＝１８００ｘｌ／１００
秒であるので、カウンタ１１に人力するクロックの周期
を１８００／２０４８ Ｘ １／１００秒としておき１
．このクロックをＭ’ＰＵＩの制御により、データ出力
回路５よりデータ出力完了後カウンタ１１に加える。
／１００秒従ってカウンタ１１は１１ビツトのカウン
タとしてあり、Ｔ’ ｔ ｐ＝１８００ｘｌ／１００
秒であるので、カウンタ１１に人力するクロックの周期
を１８００／２０４８ Ｘ １／１００秒としておき１
．このクロックをＭ’ＰＵＩの制御により、データ出力
回路５よりデータ出力完了後カウンタ１１に加える。
このようにするとカウンタ１１は残り時間１６．５秒カ
ウント後キャリー信号を出力しＭＰＵＩに知らせる。
ウント後キャリー信号を出力しＭＰＵＩに知らせる。
このようにして、ＭＰＵＩはＲＯＭ３’に格納しである
プログラムにより、残り時間内に受信したデータは無効
にする。
プログラムにより、残り時間内に受信したデータは無効
にする。
従って残り時間に他の回線からのクロストークや外来雑
音から不要なデータを受信しても、誤動作する恐れはな
くなる。
音から不要なデータを受信しても、誤動作する恐れはな
くなる。
゛〔発明の効果〕
以上詳細に説明せる如く本発明によれば、残り時間内に
受信したデータは無効にするので、残り時間に他の回線
からのクロストークや外来雑音から不要なデータを受信
しても、誤動作する恐れはなくなる効果がある。
受信したデータは無効にするので、残り時間に他の回線
からのクロストークや外来雑音から不要なデータを受信
しても、誤動作する恐れはなくなる効果がある。
第１図は本発明の実施例の受信装置のブロック図、
第２図は本発明の実施例の制御回路の詳細を示すブロッ
ク図、 第３図は１例の受信データ局数Ｆ Ｃに対する処理時間
及び残り時間を示す図、 第４図は従来例の受信装置のブロック図、第５図は１周
当たりの送信データフォーマットの１例を示す図、 第６図は処理時間の関係を示すタイムチャートである。 図において、 １はマイクロプロセッサ、 ２は直並列変換器、 ３．３′はＲＯＭ。 ４はＲＡＭ。 ５はデータ出力回路、 ６は制御回路、 ７は受信処理時間演算部、 ８はデータ出力処理時間演算部、 ９は加算部、 ｌＯは減算部、 １１ばカウンタを示す。 竿 １ 口 寮 ２ 口 寥３２ 蓼４ 口
ク図、 第３図は１例の受信データ局数Ｆ Ｃに対する処理時間
及び残り時間を示す図、 第４図は従来例の受信装置のブロック図、第５図は１周
当たりの送信データフォーマットの１例を示す図、 第６図は処理時間の関係を示すタイムチャートである。 図において、 １はマイクロプロセッサ、 ２は直並列変換器、 ３．３′はＲＯＭ。 ４はＲＡＭ。 ５はデータ出力回路、 ６は制御回路、 ７は受信処理時間演算部、 ８はデータ出力処理時間演算部、 ９は加算部、 ｌＯは減算部、 １１ばカウンタを示す。 竿 １ 口 寮 ２ 口 寥３２ 蓼４ 口
Claims (1)
- 一定時間周期で可変長のデータを受信処理し、処理した
データを出力する受信装置において、データ出力後次に
データを受信する迄の残り時間に受信したデータを、無
効にするようにしたことを特徴とするデータ受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166829A JPS6145652A (ja) | 1984-08-09 | 1984-08-09 | デ−タ受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166829A JPS6145652A (ja) | 1984-08-09 | 1984-08-09 | デ−タ受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145652A true JPS6145652A (ja) | 1986-03-05 |
Family
ID=15838428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166829A Pending JPS6145652A (ja) | 1984-08-09 | 1984-08-09 | デ−タ受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200449A (en) * | 1990-11-20 | 1993-04-06 | W. R. Grace & Co.-Conn. | Polyimide resin and preparation thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621443A (en) * | 1979-07-31 | 1981-02-27 | Nec Corp | Transmission unit |
-
1984
- 1984-08-09 JP JP59166829A patent/JPS6145652A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621443A (en) * | 1979-07-31 | 1981-02-27 | Nec Corp | Transmission unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200449A (en) * | 1990-11-20 | 1993-04-06 | W. R. Grace & Co.-Conn. | Polyimide resin and preparation thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5109533A (en) | Method and apparatus for cancelling noise in a received signal by signal subtraction | |
| JPS6145652A (ja) | デ−タ受信方式 | |
| JPH0232285A (ja) | 超音波距離測定における擾乱抑制方法および装置 | |
| JPH02164352A (ja) | 超音波診断画像処理装置 | |
| EP0665671A3 (en) | Apparatus and method for echo attenuation | |
| EP3407185B1 (en) | Algorithm triggered sensor data acquisition | |
| CN115414022A (zh) | 数据的处理方法、处理装置、电子设备和存储介质 | |
| JPS5464903A (en) | Information monitor processor | |
| EP0247627A3 (en) | Misconvergence amount measuring apparatus | |
| JP3222716B2 (ja) | アナログ式感知器 | |
| JPH0650523B2 (ja) | 画像処理装置 | |
| JPS5489418A (en) | Ghost suppressing unit | |
| JP2557737B2 (ja) | ゴーストリデューサ装置 | |
| JPH0782090B2 (ja) | 核医学データ処理装置 | |
| SU993330A1 (ru) | Устройство дл контрол параметров аппаратов магнитной записи | |
| JPH021430B2 (ja) | ||
| CN120235993A (zh) | 一种场景重构方法、装置、车载设备和计算机程序产品 | |
| Singh et al. | Digital Signal Processing Based Biotelemetry Receivers | |
| JPS5938773Y2 (ja) | 特性測定装置 | |
| SU1043684A1 (ru) | Устройство дл определени среднеквадратического значени случайного процесса | |
| CN115770025A (zh) | 一种组合式测量波速的方法、装置、设备及介质 | |
| JPS6340420A (ja) | アナログ信号伝送装置 | |
| JPS6044819A (ja) | 車両用方位検出装置 | |
| JPS5896437A (ja) | デ−タ伝送方式 | |
| JPS6146142B2 (ja) |