JPS6146021A - アライメント用マ−ク - Google Patents
アライメント用マ−クInfo
- Publication number
- JPS6146021A JPS6146021A JP59166374A JP16637484A JPS6146021A JP S6146021 A JPS6146021 A JP S6146021A JP 59166374 A JP59166374 A JP 59166374A JP 16637484 A JP16637484 A JP 16637484A JP S6146021 A JPS6146021 A JP S6146021A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- detected
- detection
- scanning
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はアライメント用マークの形状に関し、特に電子
描画用アライメントに好適なマークの形状に関するもの
である。
描画用アライメントに好適なマークの形状に関するもの
である。
半導体装置の製造工程は、半導体ウェーノーの主面に種
々のパターンの拡散層や薄膜を形成することＫより行な
われるが、この場合各パターンの相互平面位置にずれが
生じると微細かつ特性のよい素子回路を得ることは難か
しい。このため、この種の製造に際しては、ウェーハへ
の先行するパターン形成工程でその一部にアライメント
用マークを形成しておき、続く工程でこのマークを検出
した上でこれを基準としてその（続工程）パターン形成
を行なう方法がとられている。
々のパターンの拡散層や薄膜を形成することＫより行な
われるが、この場合各パターンの相互平面位置にずれが
生じると微細かつ特性のよい素子回路を得ることは難か
しい。このため、この種の製造に際しては、ウェーハへ
の先行するパターン形成工程でその一部にアライメント
用マークを形成しておき、続く工程でこのマークを検出
した上でこれを基準としてその（続工程）パターン形成
を行なう方法がとられている。
ところで、このマークを用いたアライメントに際し、従
来のフォトリングラフィ技術では先行工程において形成
されたマークと、続く工程において用いるフォトマスク
のマークとを利用して両者を合致させる方法がとられて
いる。このため、つェーハ表面等に多少の異物や欠陥が
生じていてもアライメントの支障になることは少ない。
来のフォトリングラフィ技術では先行工程において形成
されたマークと、続く工程において用いるフォトマスク
のマークとを利用して両者を合致させる方法がとられて
いる。このため、つェーハ表面等に多少の異物や欠陥が
生じていてもアライメントの支障になることは少ない。
ところが、近年のパターンの微細化に伴なって実用化さ
れてきた電子ビームを直接ウェーハ表面に投射してパタ
ーン露光を行なう、所ｆｆ１ｌＥＢ直接描画方式では、
先行工程において形成されたマークを直接検出する方法
をとらざるを得す、このため、異物や欠陥の存在によっ
てマークの検出に誤差が生じ易いという問題がある。
れてきた電子ビームを直接ウェーハ表面に投射してパタ
ーン露光を行なう、所ｆｆ１ｌＥＢ直接描画方式では、
先行工程において形成されたマークを直接検出する方法
をとらざるを得す、このため、異物や欠陥の存在によっ
てマークの検出に誤差が生じ易いという問題がある。
即ち、第５図に示すように、従来のアライメント用マー
ク１は十字形状の単線で構成され、これら各線を直交す
る方向の微小範囲でＥＢ線を走査しその反射率の変化等
を検出することによりマークを検出している。このため
、図示のように、マークの近くに異物や欠陥２等が存在
していると、この反射率変化をも検出してしまうことに
なり、図示（ＡＩ ）のような走査では２箇所を検出す
ることから誤検出ないし誤検出のおそれがあることが判
るが、図示（Ａ２ ）の走査ではマーク１０代りに欠陥
２を検出しても誤検出であることは判らず、誤った位置
データがそのまま取込まれ、結果的に誤った（位置ずれ
の生じた）ＥＢ描画が行なわれることになる。
ク１は十字形状の単線で構成され、これら各線を直交す
る方向の微小範囲でＥＢ線を走査しその反射率の変化等
を検出することによりマークを検出している。このため
、図示のように、マークの近くに異物や欠陥２等が存在
していると、この反射率変化をも検出してしまうことに
なり、図示（ＡＩ ）のような走査では２箇所を検出す
ることから誤検出ないし誤検出のおそれがあることが判
るが、図示（Ａ２ ）の走査ではマーク１０代りに欠陥
２を検出しても誤検出であることは判らず、誤った位置
データがそのまま取込まれ、結果的に誤った（位置ずれ
の生じた）ＥＢ描画が行なわれることになる。
なお、電子ビーム描画技術を詳しく述べである例として
は、工業調査会発行電子材料１９８１年１１月号別冊、
昭和５６年１１月１０日発行、Ｐ。
は、工業調査会発行電子材料１９８１年１１月号別冊、
昭和５６年１１月１０日発行、Ｐ。
１１０〜Ｐ、１１６がある。
本発明の目的はアライメント用マークの検出に際して前
述した従来方法をそのまま利用しても検出誤差の生ずる
ことのないアライメント用マークの形状を提供すること
Ｋある。
述した従来方法をそのまま利用しても検出誤差の生ずる
ことのないアライメント用マークの形状を提供すること
Ｋある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、アライメント用マークの形状を、所定間隔お
いた少なくとも２本の線対を互に直交する平面方向忙延
設した構成とすることにより、近傍に異物や欠陥が存在
していても誤検出を生ずることなくアライメントを正確
かつ高精度に行なうことができる。
いた少なくとも２本の線対を互に直交する平面方向忙延
設した構成とすることにより、近傍に異物や欠陥が存在
していても誤検出を生ずることなくアライメントを正確
かつ高精度に行なうことができる。
〔実施例１〕
第１図は本発明のアライメント用マークの平面形状を示
し、第２図はマーク位置を検出する際の断面状態を示し
ている。即ち、本例はＡ、６配線のパターニング用のＥ
Ｂ描画を例示しており、マーク１０は第２図のようにｐ
ｔシリサイド１７で形成している。図において、シリコ
ン基板１１上のＳｉＯ□膜１２上にはＳｉＮ膜１３、ポ
リシリコン膜１４およびＰＳＧ等の眉間膜１５を形成し
、この眉間膜１５にマーク形状の溝１６を形成してい”
る。そして、この溝１６内にはｐｔシリサイド１；７
を底部上に充填してマーク１０を構成している。
し、第２図はマーク位置を検出する際の断面状態を示し
ている。即ち、本例はＡ、６配線のパターニング用のＥ
Ｂ描画を例示しており、マーク１０は第２図のようにｐ
ｔシリサイド１７で形成している。図において、シリコ
ン基板１１上のＳｉＯ□膜１２上にはＳｉＮ膜１３、ポ
リシリコン膜１４およびＰＳＧ等の眉間膜１５を形成し
、この眉間膜１５にマーク形状の溝１６を形成してい”
る。そして、この溝１６内にはｐｔシリサイド１；７
を底部上に充填してマーク１０を構成している。
なお、このｐｔシリサイド１７は、素子部におけるコン
タクトと同時に形成される３ものである。ｐｔシリサイ
ド１７上にはＡ２配線膜１８を形成し、七の上にはこの
ＡＡ配線膜１８をリングラフィ技術でパターニングする
ための電子線レジスト膜１９を形成している。
タクトと同時に形成される３ものである。ｐｔシリサイ
ド１７上にはＡ２配線膜１８を形成し、七の上にはこの
ＡＡ配線膜１８をリングラフィ技術でパターニングする
ための電子線レジスト膜１９を形成している。
前記マーク１０は、第１図のように、その平面形状が所
要の間隔おいた平行な２本の線対１０ａと１０ａ、１０
ｂと１０ｂからなり、これらを平面Ｘ、Ｙ方向に交差す
る十字状となるように延設し、大略井字状に形成してい
る。
要の間隔おいた平行な２本の線対１０ａと１０ａ、１０
ｂと１０ｂからなり、これらを平面Ｘ、Ｙ方向に交差す
る十字状となるように延設し、大略井字状に形成してい
る。
したがって、このマーク１０によれば、第２図のように
上方からＥＢ線Ｅをウェーハ１１表面に投射してこれを
走査すれば、ｐｔシリサイド１７の存在する部位ではＥ
ＢｉＥの反射率が他の部位よりも高いので、マーク検出
信号として取込むことができ、平面Ｘ方向、Ｙ方向にこ
の信号を得ることによりマーク位置を検出できる。とご
ろが、マーク（ｐｔシリサイド１７）の近傍に図示のよ
うに異物２０が存在しているとこの部位での反射率も増
大され−るため検出に混乱が生じ易い。
上方からＥＢ線Ｅをウェーハ１１表面に投射してこれを
走査すれば、ｐｔシリサイド１７の存在する部位ではＥ
ＢｉＥの反射率が他の部位よりも高いので、マーク検出
信号として取込むことができ、平面Ｘ方向、Ｙ方向にこ
の信号を得ることによりマーク位置を検出できる。とご
ろが、マーク（ｐｔシリサイド１７）の近傍に図示のよ
うに異物２０が存在しているとこの部位での反射率も増
大され−るため検出に混乱が生じ易い。
しかしながら、第１図のように本例では、マーク１０１
’ｌｔｔ、テＥ ＢｉＥが図示（Ｂｔ ）、ＣＢ２）
のように走査され、その走査において異物２０を検出す
ることがあっても、図示（Ｂ、）の場合にはピーク値が
３個となるために誤検出又は誤検出のおそれがあること
を容易に判定できる。又、図示（Ｂ、）の場合には２個
のピーク値であることから誤検出し易いが、マーク１０
は、線対１０ａと１０ａ、１０ｂと１０ｂの間隔が所要
の値に設定されていることから、マーク１０と異物２０
との間隔を検出することによりこれを誤検出であると判
定することになる。したがって、走査位置を変化しなが
ら検出を行なえば、必ず図示（Ｂ、）のような検出が行
なわれ、正確なマークの検出を行な）ことができる。
’ｌｔｔ、テＥ ＢｉＥが図示（Ｂｔ ）、ＣＢ２）
のように走査され、その走査において異物２０を検出す
ることがあっても、図示（Ｂ、）の場合にはピーク値が
３個となるために誤検出又は誤検出のおそれがあること
を容易に判定できる。又、図示（Ｂ、）の場合には２個
のピーク値であることから誤検出し易いが、マーク１０
は、線対１０ａと１０ａ、１０ｂと１０ｂの間隔が所要
の値に設定されていることから、マーク１０と異物２０
との間隔を検出することによりこれを誤検出であると判
定することになる。したがって、走査位置を変化しなが
ら検出を行なえば、必ず図示（Ｂ、）のような検出が行
なわれ、正確なマークの検出を行な）ことができる。
〔実施例２〕
第３図および第４図は他の実施例を示す。本例では第２
Ａ２配線のバターニング工程に適用し、層間膜としての
Ｓ ｉｏ、膜の段差を利用してアライメント用マークを
形成している。即ち、シリコン基板２１上ノＳｉＯ２膜
２２上に第１ＡｌｉＪＩ２３をパターン形成した上に眉
間膜として５ｉ０２膜２４を形成し、このＳｉＯ２膜２
４上２４チングして段差２７を刻成しマーク３０を形成
している。このエツチングは、図外における第１Ａ−ｇ
配線２３へのコンタクトと同時に形成することは言うま
でもない。５ｉ０２膜２４上には第２ＡＡ配線膜２５を
形成し、その上にＥＢ描画によってマスクとなる電子線
レジスト膜２６を形成している。
Ａ２配線のバターニング工程に適用し、層間膜としての
Ｓ ｉｏ、膜の段差を利用してアライメント用マークを
形成している。即ち、シリコン基板２１上ノＳｉＯ２膜
２２上に第１ＡｌｉＪＩ２３をパターン形成した上に眉
間膜として５ｉ０２膜２４を形成し、このＳｉＯ２膜２
４上２４チングして段差２７を刻成しマーク３０を形成
している。このエツチングは、図外における第１Ａ−ｇ
配線２３へのコンタクトと同時に形成することは言うま
でもない。５ｉ０２膜２４上には第２ＡＡ配線膜２５を
形成し、その上にＥＢ描画によってマスクとなる電子線
レジスト膜２６を形成している。
前記マーク３０は、第３図のよ５に、その平面形状を所
要間隔の２本の線対３０ａと３０ａ。
要間隔の２本の線対３０ａと３０ａ。
３０ｂと３０ｂを平面Ｘ、Ｙ方向に互に直交するように
延設し全体とし″ＣＬ字状に形成している。
延設し全体とし″ＣＬ字状に形成している。
したがって、このマーク３０によれば、第４図のよ５に
上方からＥＢ線Ｅをウェーハ２１表面に投射してこれを
走査すれば、ＳｉＯ２膜２４上２４チングされた部位で
はＥＢ線Ｅの反射率が他の部位よりも高いのでマーク検
出信号として取込むことができ、平面Ｘ方向、Ｙ方向に
この信号を得ることによりマーク位置を検出できる。と
ころが、マーク（Ｓｔｏｗ膜２４のエツチング部位）の
近傍に５ｉＯｚ膜２４の欠陥３１が生じているとこの部
位で第１Ａ４配線２３が現われて反射率が増大されるた
め、検出に混乱が生じ易い。
上方からＥＢ線Ｅをウェーハ２１表面に投射してこれを
走査すれば、ＳｉＯ２膜２４上２４チングされた部位で
はＥＢ線Ｅの反射率が他の部位よりも高いのでマーク検
出信号として取込むことができ、平面Ｘ方向、Ｙ方向に
この信号を得ることによりマーク位置を検出できる。と
ころが、マーク（Ｓｔｏｗ膜２４のエツチング部位）の
近傍に５ｉＯｚ膜２４の欠陥３１が生じているとこの部
位で第１Ａ４配線２３が現われて反射率が増大されるた
め、検出に混乱が生じ易い。
しかしながら、本例にあっても前例と同様に第３図のよ
うに、マーク３０の近傍に欠陥３１が生じていても、マ
ーク３０の線対３０ａと３０ａ。
うに、マーク３０の近傍に欠陥３１が生じていても、マ
ーク３０の線対３０ａと３０ａ。
３０ｂと３０ｂの線間隔が所要の値であることから、図
示（ＣＩ ）、（Ｃ２） 、（ｃｓ ）のような走
査においてはこれが誤検出であることを容易に判定する
ことができる。結局、図示（Ｃ４）のような走査による
正確なマーク位置検出のみ行なうことができる。
示（ＣＩ ）、（Ｃ２） 、（ｃｓ ）のような走
査においてはこれが誤検出であることを容易に判定する
ことができる。結局、図示（Ｃ４）のような走査による
正確なマーク位置検出のみ行なうことができる。
（１）アライメント用マークの平面形状を、所要の間隔
を有する少なくとも２本の線対を互に直交する方向に延
設した構成としているので、マークの近傍に異物や欠陥
が存在していてもマークの特有の線間隔を検出すること
Ｋより、これら異物や欠陥による誤検出を確実に判断す
ることがき、誤ったマーク位置検出を確実に防止するこ
とができる。
を有する少なくとも２本の線対を互に直交する方向に延
設した構成としているので、マークの近傍に異物や欠陥
が存在していてもマークの特有の線間隔を検出すること
Ｋより、これら異物や欠陥による誤検出を確実に判断す
ることがき、誤ったマーク位置検出を確実に防止するこ
とができる。
（２）アライメント用マークは平面の直交方向に夫々少
なくとも２本の所要間隔の線対を延設しているので、平
面Ｘ方向、Ｙ方向のいずれの方向にも誤検出を判断でき
、マークの平面位置を正確かつ高精度に検出できる。
なくとも２本の所要間隔の線対を延設しているので、平
面Ｘ方向、Ｙ方向のいずれの方向にも誤検出を判断でき
、マークの平面位置を正確かつ高精度に検出できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、マークの線
対は３本以上であってもよく、また２本の線対を２組づ
つ配列した構成としてもよい。また、マークを構成する
膜材質は処理の工程の違いによって種々のものが利用で
きる。
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、マークの線
対は３本以上であってもよく、また２本の線対を２組づ
つ配列した構成としてもよい。また、マークを構成する
膜材質は処理の工程の違いによって種々のものが利用で
きる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体ウェーハへの
ＥＢ直接描画法を用いたリングラフィ技術に適用した場
合について説明したが、それに限定されるものではなく
、光やＸｉを使用し赳リソグラフィ技術はもとより、そ
れ以外のウェ−ハの処理におけるウェーハ位置検出に適
用できる。
をその背景となった利用分野である半導体ウェーハへの
ＥＢ直接描画法を用いたリングラフィ技術に適用した場
合について説明したが、それに限定されるものではなく
、光やＸｉを使用し赳リソグラフィ技術はもとより、そ
れ以外のウェ−ハの処理におけるウェーハ位置検出に適
用できる。
第１図は本発明の一実施例のアライメント用マークの平
面形状図、 第２図はその断面図、 第３図は本発明の他の実施例の平面形状図、第４図はそ
の断面図、 第５図はこれまでのマークの平面形状図である。 ｌＯ・・・マーク、１０ａ、１０ｂ・・・線対、１１・
・・シリコン基板、１７・・・ｐｔシリサイド、１８・
・・ＡＡ配線膜、２０・・・異物、２１・・・シリコン
基板、２３・・・第１ＡＡ配線、２５・・・第２ＡＡ配
線、２７・・・段差、３０−・・−ｆ−り、３０ａ、３
０ｂ・・・線対、Ｂ’１−ａ ＩＣ１〜４・・・ＥＢ線
走査。 代理人 弁理士 高 橋 明 失 笑 １ 図 ′ 第 ２ 図
面形状図、 第２図はその断面図、 第３図は本発明の他の実施例の平面形状図、第４図はそ
の断面図、 第５図はこれまでのマークの平面形状図である。 ｌＯ・・・マーク、１０ａ、１０ｂ・・・線対、１１・
・・シリコン基板、１７・・・ｐｔシリサイド、１８・
・・ＡＡ配線膜、２０・・・異物、２１・・・シリコン
基板、２３・・・第１ＡＡ配線、２５・・・第２ＡＡ配
線、２７・・・段差、３０−・・−ｆ−り、３０ａ、３
０ｂ・・・線対、Ｂ’１−ａ ＩＣ１〜４・・・ＥＢ線
走査。 代理人 弁理士 高 橋 明 失 笑 １ 図 ′ 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、半導体ウェーハの表面上に先行するパターン形成工
程によって形成し、続く工程でその位置検出を行なって
この工程のパターン形成を行なうようにしたアライメン
ト用マークであって、このマークの平面形状を、所要間
隔おいた少なくとも２本の線対を互に直交する平面方向
に延設した形状に構成したことを特徴とするアライメン
ト用マーク。 ２、２本の線対を十字状に交差させて井字状に形成して
なる特許請求の範囲第１項記載のアライメント用マーク
。 ３、２本の線対の夫々に直交する方向にＥＢ線を走査し
、その反射信号の変化によってマーク位置を検出し得る
マークとして構成してなる特許請求の範囲第１項又は第
２項記載のアライメント用マーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166374A JPS6146021A (ja) | 1984-08-10 | 1984-08-10 | アライメント用マ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166374A JPS6146021A (ja) | 1984-08-10 | 1984-08-10 | アライメント用マ−ク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146021A true JPS6146021A (ja) | 1986-03-06 |
Family
ID=15830222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166374A Pending JPS6146021A (ja) | 1984-08-10 | 1984-08-10 | アライメント用マ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146021A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074297A (ja) * | 2004-08-31 | 2006-03-16 | Kyocera Kinseki Corp | 水晶振動子の露光用マスク |
| JP2010240705A (ja) * | 2009-04-08 | 2010-10-28 | Kyoshin Co Ltd | 金属製品の製造方法 |
| WO2025074814A1 (ja) * | 2023-10-03 | 2025-04-10 | Ａｇｃ株式会社 | 多層反射膜付き基板、反射型マスクブランク、反射型マスク、多層反射膜付き基板の製造方法、反射型マスクブランクの製造方法、及び反射型マスクの製造方法 |
-
1984
- 1984-08-10 JP JP59166374A patent/JPS6146021A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074297A (ja) * | 2004-08-31 | 2006-03-16 | Kyocera Kinseki Corp | 水晶振動子の露光用マスク |
| JP2010240705A (ja) * | 2009-04-08 | 2010-10-28 | Kyoshin Co Ltd | 金属製品の製造方法 |
| WO2025074814A1 (ja) * | 2023-10-03 | 2025-04-10 | Ａｇｃ株式会社 | 多層反射膜付き基板、反射型マスクブランク、反射型マスク、多層反射膜付き基板の製造方法、反射型マスクブランクの製造方法、及び反射型マスクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| KR0170909B1 (ko) | 반도체 소자의 오버레이 검사방법 | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| US6936931B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| JP2988393B2 (ja) | 露光方法 | |
| JPH0594933A (ja) | アライメントチエツクパターン | |
| JPH0321901B2 (ja) | ||
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| JP2859855B2 (ja) | 半導体素子の微細パターンアライメント方法 | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| JPH07153673A (ja) | 半導体装置の製造方法および測定マークパターン | |
| CN115390374B (zh) | 套刻误差的量测方法以及控制半导体制造过程的方法 | |
| JP2001267202A (ja) | 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置 | |
| CN119620535B (zh) | 半导体结构及其形成方法、量测套刻误差的方法 | |
| JPS5846054B2 (ja) | フオトマスク | |
| JPS6146021A (ja) | アライメント用マ−ク | |
| KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
| US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
| JP2806242B2 (ja) | 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法 | |
| US5882980A (en) | Process of forming bipolar alignment mark for semiconductor | |
| JPH06324475A (ja) | レチクル | |
| CN114236983A (zh) | 光刻机对位标记的制作方法及晶圆 | |
| JP2687418B2 (ja) | 半導体装置 | |
| US6468704B1 (en) | Method for improved photomask alignment after epitaxial process through 90° orientation change | |
| US20050244729A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process |