JPS6146643U - 信号処理プロセツサ - Google Patents
信号処理プロセツサInfo
- Publication number
- JPS6146643U JPS6146643U JP12952084U JP12952084U JPS6146643U JP S6146643 U JPS6146643 U JP S6146643U JP 12952084 U JP12952084 U JP 12952084U JP 12952084 U JP12952084 U JP 12952084U JP S6146643 U JPS6146643 U JP S6146643U
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing processor
- adder
- multiplier
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【図面の簡単な説明】
第１図は、本考案による信号処理プロセッサの一実施例
を示す構成図、第２図は、従来の信号処理プロセッサの
一例を示す構成図、第３図は、第３図は、第２図に示し
た右シフト器によるデータ操作の一例を示す図である。 １・・・乗算器、２・・・右シフト器、３・・・加減算
器、４・・・累算器、５・・・マルチプレクサ。
を示す構成図、第２図は、従来の信号処理プロセッサの
一例を示す構成図、第３図は、第３図は、第２図に示し
た右シフト器によるデータ操作の一例を示す図である。 １・・・乗算器、２・・・右シフト器、３・・・加減算
器、４・・・累算器、５・・・マルチプレクサ。
Claims (1)
- 乗算器、加減算器及ひ累算器を有し、乗算器出力が右方
向へ算術シフトされて加減算器へ入力される機構を有す
る信号処理プロセッサにおいて、前記加減算器及び累算
器が最下位ビット方向に拡張された゜ビット数を有する
ことを特徴とする信号処理プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12952084U JPS6146643U (ja) | 1984-08-27 | 1984-08-27 | 信号処理プロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12952084U JPS6146643U (ja) | 1984-08-27 | 1984-08-27 | 信号処理プロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146643U true JPS6146643U (ja) | 1986-03-28 |
Family
ID=30688138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12952084U Pending JPS6146643U (ja) | 1984-08-27 | 1984-08-27 | 信号処理プロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146643U (ja) |
-
1984
- 1984-08-27 JP JP12952084U patent/JPS6146643U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6095721U (ja) | 電子ボリユ−ム回路 | |
| JPS6146643U (ja) | 信号処理プロセツサ | |
| JPS5871846U (ja) | デイジタル乗算回路 | |
| JPS6092348U (ja) | キ−入力装置 | |
| JPS585121U (ja) | キ−ボ−ドのシフト制御回路 | |
| JPS6087040U (ja) | デジタルリミツタ回路 | |
| JPS6119863U (ja) | 小型電子計算機 | |
| JPS5933551U (ja) | デ−タ読取り装置 | |
| JPS5973900U (ja) | グラフイツクイコライザ | |
| JPS60127099U (ja) | 音響付加装置 | |
| JPS60636U (ja) | 乗算回路 | |
| JPS58124895U (ja) | アラ−ム信号保持回路 | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPS6092326U (ja) | 数値入力装置 | |
| JPS59155647U (ja) | バタフライ演算回路 | |
| JPS5836437U (ja) | 入力デ−タ消去回路 | |
| JPS5837234U (ja) | インピ−ダンス回路の制御回路 | |
| JPS5832438U (ja) | 電子計算はかり | |
| JPS5816564U (ja) | ヒステリシス回路 | |
| JPS58101235U (ja) | キ−ボ−ドエンコ−ダ | |
| JPS58187842U (ja) | デ−タ処理装置 | |
| JPS60166048U (ja) | 乗算回路 | |
| JPS59161744U (ja) | 双方向ｂｒｍ回路 | |
| JPS6025281U (ja) | ミキシング回路 | |
| JPS6133149U (ja) | 誤り情報除去装置 |