JPS6146680A - 電荷検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電荷検出回路に関］７、特に固体撮像素子の出
力用′市荷検出回路に関する。。

背景技術 リニアまたはＪ−リア固体撮像素子は信り線簀Ｉ貧に検
出用トランジスタのゲー１−　’電極が接続されるト４
０Ｓ固体撮像素子ど、ＣＣＩ）の出力容Ｍに検出用（・
ランシスタのゲート電極か接続されるＣＣＩ）固体撮像
索子に分類される。上記のＣＯＤ固体撮像素子の電荷検
出回路において、周期的にリセットされる浮遊容量の信
号電圧を検出用トランジスタで増幅ケろＦＴ）Δと、Ｃ
ＣＵの浮遊転送ゲートの信号電圧を検出Ｊ［］トトラン
ジスタで増幅するドＧΔが公知である。、　ＣＧ　＋）
アナログシタナルプロセッサ、ＣＣＩ）メモリなどの他
のＣＣＩ〕応用装置においても上記のＦ　Ｔ）　ＡとＦ
ＧΔが使用されている１、［パＤ△はＰ　ＧΔに比べて
簡単な回路構造を持つが出力容量をリセットする時にリ
セットノイズ（ＫＴ　Ｃノイズ）を発生４−ろので、上
記のリセットノイズを低減する為に、相関２重ザンプリ
ング（ＣＤＳと略称される３．）が提案されている。こ
れらのＦＤＡ、　ＦＧＡＳＣｌ）Ｓは例えばセキンとト
ンブセット、電荷転送デバイス、近代科学社、などによ
って周知である。特開５８−３７９９５．５７−１９４
６７７はＣＩ’）Ｓ回路の改Ｎを提案する。

ＭＯ９Ｏ９固体撮像素子いて、検出用トランジスタのゲ
ート電極に接続される信号線容晴をリセットスイッチに
よって周期的に放電する技術が公知である。特開５３−
／１０２１５はＭＯＳエリアセンサの垂直信号線と水平
信号線を水平走査トランジスタによって接続し、そして
」−記の水平信号線ど基準電源をリセットスイッチによ
って接続し、上記の水平信号線を周期的にリセットする
事を開示する。テレヒジョン画像工学ハンドブック、オ
ーム社、４３２ｆｆ１．はＭＯＳラインセンザの信号線
と基準電源をリセットスイッチににって接続し、モして
に記の信号線を周期的にリセットする事を開示する。上
記のＭＯ３固体撮像素子の電荷検出回路は本質的にＦＴ
）Ａと同じである。即ち、１−９記のＭＯＳエリアセン
サにおいて、ＣＣｒ）の出力接客量に置換される。本出
願人によ−）で出願された特開５９−．７５７７１、特
出５８−１９１１９７はＭＯＳエリアセンサの垂直信号
線と水平信号線を不完全転送ゲートとコンデンサと水平
走査スイッチを含む水平スイッチ回路によって接続し、
そして−］−記の水平信号線と基準電源をリセットスイ
ッチによって接続し、そして−上記の水平信号線を周期
的にリセットし、そして水平信号線に接続される電荷検
出回路から出力される信号電圧を結合コンデンサの第１
端に人ツノし、その第２端をクランプスイ・ソヂによ−
）で周期的にクランプする事を開示する。本出願人によ
るＬ記の回路は本質的に不完全転送機能をイＪ−する水
−Ｆスイッチ回路を備えろＭＯＳエリアセンサ（ＭＯＳ
転送エリアセンサと略称される。）の信号電圧をＣｒ’
）　Ｓによって処理する事を開示する３１本出願人によ
って出願された特出５９−５１５７２は本明細−Ｆに記
載される発明の先行出願である。

発明の開示 これらの固体撮像索子において、低ＩＱ度撮像の必れら
の固体撮像素子は現状において集積度が不十分であり、
その改善を要求されている。しかし集積度の増加と共に
信号電荷量が小さくなり、ＳＮ比が低下する。従って集
積度を増加するためにはノイズを低下する必要がある。

同様に、ＣＯＤを使用ずろアナログシグナルプロセッサ
、メモリなどにおいても集積度の増加またはＳＮ比の改
善はノイズの低減を要求する。本発明の第１の目的は固
体撮像素子またはＣＣＤのノイズを低減する事である。

ＭＯＳ固体撮像素子またはＣＣ■）の第１の電荷検出回
路であるＦＤＡにおいて、主要なノイズは検出用トラン
ジスタのゲートに接続される出力容量を放電する（リセ
ットする）時に発生するリセットノイズ（Ｋ’Ｔ’Ｃノ
イズ）である。本発明の第２の目的は固体撮像素子また
はＣＯＤに使用されるＰＤＡのリセットノイズの低減で
ある。ＣＯＤの第２の電荷検出回路であるＰＧＡは上記
のリセットノイズを発生しないが、回路構造が複雑であ
り、また浮遊転送ゲートに補助コンデンサを介して印加
されるクロック電圧が上記の補助コンデンサの容量の容
量によって制限される為に、小さくなり、転送効率が低
下する３、補助コンデンサの容量の増加によって、上記
のクロック電圧は大きくなるが、その結果検出用トラン
ジスタのゲート電極に印加される信号電圧か小さくなる
。本発明の第３の目的はＦ　Ｇ　Ａの回路構造の簡単化
とその出力電圧の増加である。上記のＦ　ＤΔまたはＦ
ＧＡにおいて、検出用トランジスタには一般にＭＯＳ　
ｌ−ランジスタが使用される。しかし上記のＭＯＳトラ
ンジスタ（」ノイズが大きい欠点を持つ。本発明の第４
の［目的は電荷検出回路の検出用トランジスタのノイズ
の低減である。また上記のＦ　Ｄ　Ａにおいて、リセッ
トノイズの低減のためにＣＤ　Ｓ回路が使用される。し
かｌ、　ＣＤ　Ｓ回路は複雑な構造を必要とずろ。ＣＤ
Ｓ回路が広く使用されるためにはＣＤＳ回路を簡単化し
好ましくはＭ（”１８固体撮像素子またはＣＯＤと同じ
チップに集積ずろ必要がある。本発明の第５の目的はＣ
Ｄ　Ｓ回路の簡、単化である。上記の目的を達成する為
に、本明細書は３個の独ｑ発明を開示ずろ。各独ｑ発明
は密接な相互関係を持し、−緒に実施４〜ろ事によって
相乗効果を発生ずる。

各独立発明の特徴が以下に説明される。

独立発明１ （１）、ＭＯＳ固体撮像素子の信号線容量またはＣＯＤ
の出力容量に直接にまたはコンデンサを介して検出用ト
ランジスタのゲート電極が接続される電荷検出回路にお
いて、 −に記の検出用トランジスタを第２導電形基板、または
第１導電形基板の−１−に作られた第２導電形ウェル領
域をドレンとする縦型接合ゲートトランジスタによって
構成する事を特徴とする電荷検出回路。

（２）ＣＣＤの出力接点に接続された上記の縦型接合ゲ
ートトランジスタはソースホロワトランジスタである事
を特徴とする第１項記載の電荷検出回路。

（３）、、Ｊ−記のＣＯＤは第１導電形バルクチヤンネ
ル領域を備え、そして縦型接合ゲートトランジスタの第
１導電形ゲート領域は上記のバルクチャンネル領域と同
じ工程で作られる事を特徴とする第２項記載の電荷検出
回路。

導電形ゲート領域はＣＯＤの出力用接合容はを兼ねる事
を特徴とずろ第１項記載の電６：エ検出回路、。

（５）、、、ｌ二記の縦型接合ゲートトランンスタの第
１導電形ゲート領域はりセット期間に上記の第１導電形
ゲート領域にその第１端が接続されるリセッ手段のチャ
ンネル領域よりも浅い電位を持つ二１Ｆを特徴とする第
４項記載の電荷検出回路。

（６）、−に記の縦型接合ゲー１−　トランジスタの第
１導電形ゲート領域はＭＯＳ固体撮像素子の信号線に接
続され、そして上記の縦型接合ゲートトランジスタの第
２導電形ドレン領域は第１導電形基板の」−に作られた
第２導電形独立ウェル領域であり、そして上記の縦型接
合ゲー１−　トランジスタはソース接地トランジスタで
ある事を特徴とする第１項記載の電荷検出回路。

（７）、上記のＭＯＳ固体撮像索子は第１導電彩基板の
七にブルーミング防１ト用第２導１１形ウェル領域を備
え、そして上記の縦型接合ゲートトランジスタのドレン
領域である−上記の第２導電形独立ウェル領域は上記の
ブルーミング防１ト、用第２導電形第６項記載の電荷検
出回路５、 独立発明２ （８）、ＣＯＤの信号を増幅するＦＧＡにおいて、ＦＣ
への浮遊転送ゲートは補助コンデンサを介してクロック
電源に接続され、そして」上記の補助コンデンサの第１
電極であるＭＯＳ電極はＦＧＡの浮遊転送ゲートに接続
され、そして上記のＭＯ９Ｏ９電極の下の半導体表面領
域から絶縁膜を介１−でクロツタ電圧を印加される事を
特徴とするＩ？ＧΔ。

独立発明３ （９）、ＣＤＳにおいて、 その第１電極に信号電圧を印加され、その第２電極がク
ランプされる結合コンデンサはＭＯＳコンデンサであり
、そして」−記のＭＯＳコンデンサの第２電極はＭＯＳ
ゲート電極であり、その第１電極は」上記のＭＯＳ電極
の下の半導体表面領域である事を特徴とするＣＤＳ。

」−記の独立発明ｌにおいて、検出用トランジスタに縦
型接合ゲートトランジスタを使用する事が開示される。

縦型接合ゲートトランジスタは検出用トランジスタと１
７で従来使用されていたＭ　ＯＳ　＋−ランジスタに比
べて低雑音であり、そして電流駆動能力が大きい利点を
持つ。独立発明１の他の利点が以下の従属発明の説明で
開示される。クレーｌ、２はクレー１．　ｌにおいて、
ＣＯＤの出力信号７１ｉＪ七をソースホロワ動作をする
縦型接合ゲートトランノスタによって電流増幅する事が
開示される。このようにすれば縦型接合ゲートトランジ
スタは基板まノこはウェル領域をドレンとする事ができ
るので、製造工程が簡１１１になる。そしてこの縦型接
合ゲートトランジスタの出力ソース電圧はチャンネルの
水平中の制御によって自１１１にレベルシフトできるの
で、後の信号処理か簡単になろ１、従来の゛ノースホロ
ワＭｏｓ＋・ランノスタにおいて、出力ソース電圧はＣ
ＯＤのリセット電圧Ｖ　ＲからＭ（’）Ｓトランジスタ
のし、きい値電圧Ｖ　ｉ’を誠算し７だ電圧値になるの
で、かなり高電圧になり、更にレベルンフ）・する必要
が有った。クレーム３はクレーム２において、ＣＯＤを
バルクチャンネル構造とし、そして縦型接合ゲートトラ
ンジスタのゲートをバルクチャンネル製造上ｆ′−で作
る事を開示する。このようにすれば製造工程は非常に簡
単になる。クレーム４はクレームＩにおいて、縦型接合
ゲートトランジスタのゲート領域をＣＯＤの出力端に配
置し、そしてＣＯＤの信号電荷を」上記の縦型接合ゲー
トトランジスタのゲート領域に転送する事を開示する。

このｌうにずればｒ”　Ｄ　Ａ　Ｃ浮遊拡散増幅器）の
出力接合ダイオードが検出用トランジスタのゲートを兼
ねるので、出力容量を減少できる。

そしてリセットノイズ（ＫＴＣノイズ）を低減できる。

クレー１．４はクレーム２．３と一緒に実施する事が好
ましい。クレーム５はクレーム４において、縦型接合ゲ
ートトランジスタのゲート領域を低濃度に作り、そして
上記のゲート領域をリセット手段の一端に接続し、」上
記のリセット手段によって」−記のゲート領域を空乏化
する事を開示する。

このようにすれば、ＣＣＤ電荷検出回路のリセットノイ
ズは除去できる。好ましいｌ実施例において、縦型接合
ゲートトランジスタのゲート領域はＣＣＩ）のバルクチ
ャンネル領域を延長して作られる。上記のリセット手段
は一般にはＭＯＳリセットトランジスタであるが電位障
壁でもよい。上記の電位障壁を使用する時に、上記のケ
ート領域はゲート領域に容量を介してクロック重用を印
加する事によって、またはりセット手段のドレン領域に
クロック電圧を印加オろ事によって実施される。

勿論、クレーム５の基本的特徴は縦型接合ゲートトラン
ジスタのゲート領域の信号電荷をより深い電位を持つリ
セット手段のチャンネル領域を通過して完全転送する事
であり、上記のゲート領域に少量の非転送電荷が残留す
る事は可能である。クレーム６はクレーノ２．１におい
て、ソース接地動作をする縦型接合ゲートトランジスタ
のゲート領域をＭＯＳ固体撮像素子の信号線に接続する
事を開示する。ＭＯ９Ｏ９固体撮像素子号線はＣＯＤ固
体撮像素子の出力グイオードに比べて非常に大きな容量
を持ち、その結果大きなリセット（ＫＴＣ）ノイズが発
生する。１実施例において信号線容量は、２ＰＦであり
、そのリセットノイズは５７０電子である。そして１実
施例において出力ダイオード容量は０．０２ＰＦであり
、そのリセットノイであるにも拘わらず、ＭＯＳ固体撮
像素子はＣＣｒ）固体撮像素子よりも悪いＳＮ比を持つ
。さらに従来のオンヂップソースポロワＭｏｓ＋・ラン
ジスタによって電流増幅して外部に出力する先行技術に
おいて、出力信号電圧は増幅されないので、外部寄生容
量によってＳＮ比は更に低下する。信号線電圧をソース
接地トランジスタで電圧増幅する事は非常に好ましい。

しかし一般にリニア増幅ソース接地回路において、信号
の直線性を改善する為にトランジスタのソースは電圧帰
還用ソース抵抗を介してソース電源に接続される必要が
あり、−１二記のソース電源は信号線よりも高いｉｙ　
「Ｅを持つ必要がある。この事実は回路設計を非常に複
雑にする。ＭＯＳ固体撮像素子の信号線をリセットスイ
ッチによってＪｉ（準電源に接続し、そして出力信号電
圧をＣＤ　Ｓ回路（即ち、結合コンデンサとクランプス
イッチを備え、上記のリセットスイ・ソチとクランプス
イッチと水平走査スイッチを思量的に動作させる相関２
重サンプリング回路）によって処理する事によって、−
上記の大きなりセットノイズは除去できろ。し、かもＭ
　ＯＳ固体撮像素子の大きな問題である水〜［ｌ走杏ス
イ、ｌチの水゛［走査ノイズも除去できろ３．シかし、
Ｉ−記のＣＩ）　Ｓ回路は複雑な構造を持つ欠点かある
。この問題はＣＤ　Ｓ回路をＭ　ＯＳ　（ｉ’、ｌ　（
Ａ：撮像素子と同しチ・ツブ−１−に集積する事によっ
て改善される。しかしこの実施例においてクランプスイ
ッチのリセットノイズの影響を低緘するへに、検出用ト
ランジスタは電圧増幅作用を持つ必要かある。クレーム
６は検１１０１’ｌ　Ｉ・ランジスタを縦型接合ゲート
）・ランノスタによ−）で構成する事を開示４ろ二この
ようにすれば比較的簡単にソース接地）・ランジスタを
製造でき、そし２てそのソース電源は信号線電源と同じ
電圧を持つ事かできろ。ごの事実は縦型接合ゲー１−　
トランジスタにおいでしきい値電圧ＶＴか縦型チャンネ
ルの水平中を制御゛４”る事によって自ｔｂに弯更でき
ろ事による。その結果ＭＯＳリニアまた（」エリアセン
ザのリセットノイズと水平走査ノイズを除去できる。ク
レーム７はクレーム６に、１３いて、ＭＯＳ固体撮像素
子のブルーミンク防電用ウェル領域と同じ製迅゛工程で
縦型接合ゲートトランジスタのドレン領域を作る事を特
徴とする。一般にＭＯＳ固体撮像素子はブルーミング防
止用Ｐ形ウェル領域を備えるので、このようにすれば製
造工程は簡単にできる。独立発明２（クレーム８）はＣ
ＯＤの電荷検出回路である浮遊ゲート増幅器（ＰＧＡ）
の改良である。Ｆ（、Ａにおいて、浮遊転送ゲートの下
に電荷を転送し、そして浮遊転送ゲートの下の電荷を再
び転送する為に、浮遊転送ゲートの上に絶′縁膜を介し
て転送電極を配置し、」上記の転送電極にクロック電圧
を印加する事が一般的である。しかし浮遊転送ゲートに
補助コンデンサを介してクロック電圧を印加する事は浮
遊転送ゲートに接続される寄生容量を増加する事になり
、検出用トランジスタのゲート電極に入力される信号電
圧を減少させる。更に浮遊転送ゲートの」−に転送電極
を配置する事は製造工程を増加させる。本発明はこれら
の欠点を改善する為に、補助コンデンサをＭＯＳコンデ
ンサによって構成し、そして浮遊転送ゲートと」上記の
ＭＯＳコンデンサのＭＯＳゲート電極を接続し、」−記
のＭＯＳゲート電極の下の半とする。勿論」−記の半導
体表面領域は反転チャンネルでも３Ｌ＜、バルクチャン
ネルでも、Ｌい。このようにすれば製造工程を簡単にで
きる。好ま１２い１実施例において補助コンデンサのＭ
ＯＳゲート電極は浮遊転送ゲートを延長して作られる。

更に本発明の利点は上記の補助コンデンサの第１電極で
ある半導体表面領域に高いクロック電圧を印加する時に
、上記の半導体表面領域が空乏化てきる事である。その
結果、浮遊転送ゲーｌ−の下に信号電荷が存在する期間
に−上記の補助コンデンサは非常に小さい容量を持ち、
検出用トランジスタのゲート電極には大きな信号電圧が
入力される。好ましい実施例において検出用トランジス
タは独立発明１の縦型接合ゲートトランジスタが使用で
きる。

独立発明３（クレート９）はｃ　ｎ　ｓ回路において、
結合コンデンサをＭＯＳコンデンサに、１−、−）で構
成し、そして上記のＭＯＳコンデンサの第２゛屯極であ
るＭＯＳゲート電極をクランプスイッチの一端に接続し
、モしてに記のＭＯＳゲート電極の１・の半導体表面領
域に検出用トランジスタで増幅され用ｌ・ランンスタは
好ましくはソース接地動作トランジスタであり、独立発
明ｌのソース接地縦型接合ゲートトランンスタである。

−］二記の半導体表面領域は反転チャンネル形式または
バルクヂャンオル形式のどちらでもよい。クランプスイ
ッチはＭＯＳトランジスタで構成されるか、ソースホロ
ワまたはソース接地縦型接合ゲートトランジスタで構成
しても良い。このようにすればＣＤＳ回路を簡単なＭＯ
Ｓ集積回路技術で製造でき、ＭＯＳ固体撮像素子または
ＣＣＤと同じチップ−１−に集積できる。ＣＤ　Ｓ回路
の結合コンデンサは当然信号電圧変化に対して一定の容
量を持つ必要かある。そして−に記の結合＝１ンデンザ
はそのクランプされる第２電極に接続される寄生容量ま
たはトランジスタのケート容量に対して十分大きな容量
を持つ必要がある。もし結合コンデンサの容量が小さい
と次段のトランジスタに入力される信号電圧か小さくな
り、そしてクランプスイッチによって結合コンデンサの
第２電極に導入されるリセットノイズが大きくなる。半
導体基板−１−に絶縁膜を介して配置されたＭＯＳゲー
ト電極を備えろＭ　ＯＳＳコンデンサ上記の絶縁膜を非
水に薄くできるので、大きな容量を持つ事かできる３、
１．かじ、Ｍ　ＯＳコンデンサの容［八は７■圧依存性
を持−）ので、結合コンデンサにそれを使用する事によ
−）て信は電圧の直線性か失われろ。本発明は信ｑ−７
１圧を結合＝１ンデンザであるＭＯＳコンデンサの半導
体表面領域に印加する事によって、ＭＯＳコンデンサの
半桿体基板側接合容量を結合コンデンサの第１電極（入
力）側に配置する。その結果結合＝Ｉンデンザは仁伺電
圧変化に対して一定の容量を持っ１ｆができろ。

勿論結合）・ランシスタの第１電極には大きな電流駆動
能力を持つ検出用トランジスタから信号電圧を受は取る
事がｒｉＪ能であり上記の容量変化に影響されない信号
電圧を出力する事か可能である。

独立発明３は独立発明１のソース接地縦型接合ゲートト
ランジスタと共にＭ　ＯＳ固体撮像素子に応用する事が
好ましい。各発明の他の特徴と効果が以下の実施例によ
って説明される。

発明を実施するための最良の形態 図１は本発明の１実施例断面図である。２×１０（１５
）原子／ＣＣのＰ形基板１上に奮］　０（１＋原子／Ｃ
ＣのＮ形バルクチャンネル領域２が作られ、その上に絶
縁膜１２を介してＣＯＤの転送電極１３．１４が作られ
る。そしてバルクチャンネル領域２を延長して縦型接合
ゲートトランジスタのＮ形ゲート領域３が作られる。Ｎ
形ゲート領域３は開口されて縦型接合ゲートトランジス
タのＰ形チャンネル領域５が作られる。そしてその上に
４１０◆４２０）原子／ＣＣのＰ影領域４が縦型接合ゲ
ートトランジスタのソース領域としてドープされる。そ
してゲート領域３はリセットスイッチのＭＯＳゲート電
極６の下のバルクチャンネル領域６Ｂを介して（１０（
２（）原子／ＣＣのＮ形ドレン領域７に接続される。そ
してＰ形ソース領域４は負荷素子９を介して正方向によ
り大きい電源ＶＤに接続される、Ｎ形ドレン領域７も電
源ＶＤに接続される。

その結果、この縦型接合ゲートトランジスタはソースホ
ロワ動作をする。ｌ実施例において、領域２は１ミクロ
ンの厚さを持ち、領域４．７は０５ミクロンの厚さを持
つ。１実施例において、電源電圧ＶＤは＋＋２Ｖである
。た）Ｌ　Ｌ、Ｐ形ソース領域４とＮ形ゲート領域３が
順バイアスし２ないように、負荷素子９の電圧降下は１
−分に大きい必要がある。ＣＯＤの転送電極＋３．ｌ／
Ｉによって信号電子はＮ形ゲート領域３に転送され、そ
１．てＮ形ゲート領域３の電位変化はＰ形ソース碩域の
電圧変化に変換される。そしてリセット転送ゲート電極
６によってリセットスイッチのチャンネル６Ｂが深い電
位（たとえば＋１０■）になる時に、Ｎ形ゲート領域の
信号電子はＮ形ドレン領域７に転送され、ゲート領域３
は空乏化される。この時に、ゲート領域３はリセットス
イッチのチャンネル６Ｂのチャンネルとドレンよりも浅
い電位（負方向に大きい電位）を持つ必要がある。１実
施例においてＰ形基板ＩはＯＶの基準電源に接続される
。図２は図１のチャンネル電位図であり−、リセットス
イッチのゲート電極６とＣＯＤの転送電極１３．１４の
動作は普通のＦＤＡを備えるＣＯＤと同じである。図３
は図１の１実施例平面図である。

図４はＭＯＳリニア固体撮像素子と同じチップ−１−に
集積された００８回路を表す１、アンプ２７の出力電圧
を結合コンデンサ２２の第１電極に人力し、その第２電
極と１ｉｔｉ　？’Ａ電源Ｖ　Ｉ）をクランプスイッチ
２３で接続し、そして結合コンデンサの第２電極２４を
高い人力抵抗を持つアンプ２８のゲートに接続するＣＴ
）Ｓ回路２９の構造ｉＪ周知である。一般的にはアンプ
２８の出力電圧はさらに記載を省略されているサンプリ
ングスイッチによってサンプリングされる。図４におい
て、フォ）・ダイオード１７の信号電荷は水平走査回路
１５によって制御される水平走査スイッチ１６を介して
水平信号線（Ｉ−Ｉ　Ｓ　Ｌ）２１によみだされる。Ｈ
Ｓ　Ｌ　２　＋は検出用！・ランジスタであるソース接
地動作縦型接合ゲート１−ランジスタ２０のゲート電極
に接続され、更にリセソトスイ・・ｌチ１８によって基
準電源ＶＴ）に接続される。縦型接合ゲートトランジス
タのソースは抵抗１９を介して基準電源ＶＤに接続され
、そしてその出力接点であるドレンは抵抗２２を介して
第２基べ（電源ＶＳに接続される３，１実施例におイー
Ｃ　Ｖ　Ｄ　＋Ｊ：　−１−　１　０　Ｖ出あり、ＶＳ
はＯＶである。トランジスタ２０の出力接点は結合コン
デンサ３０の第１電極に接続され、その第２電極はソー
スポ［１ワＩ・ランジスタ２５のゲート電極に接続され
、更にクランプスイッチ２３を介して電源ＶＤに接続さ
れる３、そ１，てソースポロｒ７　１．ランシスタ２５
のソース電極は負荷素子２６を介して第２基亭電Ｉｌ＋
ｉｉ　Ｖ　Ｓに接続される、、ただしトランンスタ２　
Ｏ　ｔｉ　Ｐ形チャンネル縦へ１！接合ゲートトランジ
スタ ルＭ　Ｏ　Ｓ　ｌ−ランジスタである。アンプ２７は４
倍以−１−の電圧増幅率を持つ）ＩＩが好ましい３，図
４のＣＤ　Ｓ回路の動作が図５のり〔ノック電「に図で
説明される。期間１にスイッチ１８が導通１，、ＩＩ　
Ｓ　Ｌ　２１をリセソＩ・する、７期間２にスイッチ２
３か４通１、、接点２４を一定電月にクランプ゛４”ろ
。期間３に水平走査スイッチＩ６が導通ｊ２、信号．′
［ｉ−ｒ−をＩＩＳ　Ｔ．、　２　１に出力Ｗろ。ｊυ
ｌ　ｌｉｌ　／Ｉに記載を省略さイ１ているサンプリン
グスイッチが出力型ＩＥ　Ｖ　（１を選択する。なお本
発明者によって発明された水平走査コンデンサを−上記
の水平走査スイッチの代わりに使用するＭＯＳ転送エリ
アセンザにおいて、水平走査ノイズが小さいので、サン
プリングスイッチを省略でき、その結果、期間４は省略
できろ。図６は図４のＣＤＳ回路の１実施例断面図であ
る。

２ＸＩＯ（＋５）原子／ＣＣのＮ形基板３５の上に、１
０（１６）原子／ＣＣのＰ形つェル領域３３，３６が作
られる。そしてそれらの表面に１０（２０）原子／ＣＧ
のＮ十形領域３　１，３　７，５　１　、５　２，５３
、５４が作られ、１０（２０）原子／ＣＣのＰ＋形領領
域３２３４が作られる。ソース接地縦型接合ゲートトラ
ンジスタ２０のゲート電極であるＮ影領域３１はそのソ
ース電極であるＰ影領域３２の周囲を囲んで配置される
。そのドレン電極であるＰ影領域３４はＭＯＳ結合コン
デンサ３０の第１電極であるＮ影領域３７に接続され、
その第２電極であるＭＯＳゲート電極３８はソースホロ
ワＭＯＳトランジスタ２５のゲート電極５５とＭＯＳク
ランプスイッチ２３の第１電極であるＮ影領域５３に接
続される。従ってＮ影領域５１は出力信号電圧Ｖｏを発
生するソース電極であり、ソース負荷素子２６を介１，
て第２基檗電隙■５うに接続される。ソースポロワトラ
ンンスタ２５のゲート電極５５のＭＯＳ容【ｊｌとＮ影
領域５３Ｑ）接合容量より結合コンデンサ３０のＭＯｓ
容Ｉｎが大幅に大きげれば、縦型接合）ｒ−トトランン
スタ２０のトレン電極３４の出力信号電圧（」殆ど劣化
■すにゲ−　１−電極５５に伝達される。そしてコンデ
ンサ３０のＭＯＳゲーＩ−電極３８のドには常に反転チ
ャンネルが作られるので、その容量は一定である。

図７は本発明のＦ’ＧＡを表す１実施例断面図である。

４Ｘ１０（１５１原子／ＣＯの１）形基板１の上に１０
（２０）原子／ＣＣのＮ影領域４９．７か作られる。そ
してその表面にＭＯＳゲート電極５０。

６、４　２，４　３，４　４　、４　５が配置される。

ＭＯＳゲート電極６，４３．４５の下の半導体表面領域
にボロンイオンが注入されて、４ｘｌＯ（１６）原子／
ＣＣの電位障壁領域４１が作られ、Ｃ　Ｃ　Ｉ）　４　
０はクロック電圧Ｖ　１　、Ｖ　２で駆動される２相Ｓ
ＣＯＤになる。実際にはＭＯＳゲート電極５０，４２。

／Ｉ／Ｉは下層電極であり、ＭＯＳゲート電極６，４３
　、／Ｉ　５１Ｊ−ｌ一層電極であり、両者は下層電極
を熱酸化して作られた絶縁膜を介してオーバーラツプし
て配置されるが図面では説明を簡単にするために各ＭＯ
Ｓゲート電極は離れて配置されている。

１９−遊転送ゲー１−　ｉ、、ｉ、　ＣＯＤの最終転送
電極４３とリセット用転送１ｕ極６の間に配置され、そ
してそれはソースホロワ増幅器４６の入力端子とリセッ
トスイッヂ４７の一端とＭ　ＯＳ　Ｎ＋？助コンデンザ
４８のＭＯＳゲート電極５０に接続される。そして補助
コンデンサ４８のクロック端子であるＮ影領域４９には
り［１ツク電川■２が印加される。装置の電源を入れた
ときに、または切るときに、または水平または垂直ブラ
ンキング期間にリセットスイッヂ４７は導通し、浮遊転
送ゲート４２を基準電圧〜／ｌ）にリセットする。この
時に、クロック電圧■２はＶＤより高い電圧（正方向に
）を持つ。その結果ＭＯＳゲート電極５０の丁は空乏化
される。補助コンデンサ４８のＭＯＳゲート電極５０は
浮遊転送ゲート４２よりかなり大きな面積を持ち、その
結果クロ・・ｌり電圧Ｖ２か低電［１（負方向に）にな
れば、領域４９からＭ　ＯＳゲート電極５０の下に電子
か注入さＡ１．１１遊転送ゲート４２の電位は負方向に
大きく変化−４ろ。そ１．てり〔ｌツク電圧Ｖ２が高電
圧になれば、上記の注入？ｌｉ子ＬＪ：　ｒｔ＜び領域
４９に転送され、Ｍ　Ｏ５）ｆ−１−電極５０の１・の
）１６導体表面領域は空乏化し、浮遊転送ゲート（」晶
型ｊＩ′７になる。その結果／′？、遊転送ゲートに印
加されるクロック電圧Ｖ２は大きく、そし７て補助コン
デンサの有効容量５０は小さくできる！ｊｆが理解され
る。

なお、本明細書において、ｆ　）は指数項を表す。

【図面の簡単な説明】

図１は本発明の電６ｉｊ検出回路の１実施例断面図であ
る。図２は図１のチャンネル電位図である。図３は図１
の平面図である。図４は本発明のＣＴ）Ｓ回路を備える
ＭＯＳリニア固体撮像素子の１実施例等価回路である。 図５は図４のり〔ノック？Ｌ圧図である。図６は図４の
１実施例断面図である。図７は本発明のＦＧＡの１実施
例断面図である。

Claims (1)

1. 【特許請求の範囲】 （１）ＭＯＳ固体撮像素子の信号線容量またはＣＣＤの
   出力容量に直接にまたはコンデンサを介して検出用トラ
   ンジスタのゲート電極が接続される電荷検出回路におい
   て、 上記の検出用トランジスタを第２導電形基板、または第
   １導電形基板の上に作られた第２導電形ウェル領域をド
   レンとする縦型接合ゲートトランジスタによって構成す
   る事を特徴とする電荷検出回路。 （２）ＣＣＤの出力接点に接続された上記の縦型接合ゲ
   ートトランジスタはソースホロワトランジスタである事
   を特徴とする第１項記載の電荷検出回路。 （３）上記のＣＣＤは第１導電形バルクチャンネル領域
   を備え、そして縦型接合ゲートトランジスタの第１導電
   形ゲート領域は上記のバルクチャンネル領域と同じ工程
   で作られる事を特徴とする第２項記載の電荷検出回路。 （４）上記の縦型接合ゲートトランジスタの第１導電形
   ゲート領域はＣＣＤの出力用接合容量を兼ねる事を特徴
   とする第３項記載の電荷検出回路。（５）上記の縦型接
   合ゲートトランジスタの第１導電形ゲート領域はリセッ
   ト期間に上記の第１導電形ゲート領域にその第１端が接
   続されるリセッ手段のチャンネル領域よりも浅い電位を
   持つ事を特徴とする第４項記載の電荷検出回路。 （６）上記の縦型接合ゲートトランジスタの第１導電形
   ゲート領域はＭＯＳ固体撮像素子の信号線に接続され、
   そして上記の縦型接合ゲートトランジスタの第２導電形
   ドレン領域は第１導電形基板の上に作られた第２導電形
   独立ウェル領域であり、そして上記の縦型接合ゲートト
   ランジスタはソース接地トランジスタである事を特徴と
   する第１項記載の電荷検出回路。 （７）上記のＭＯＳ固体撮像素子は第１導電形基板の上
   にブルーミング防止用第２導電形ウェル領域を備え、そ
   して上記の縦型接合ゲートトランジスタのドレン領域で
   ある上記の第２導電形独立ウェル領域は上記のブルーミ
   ング防止用第２導電形ウェル領域と同じ工程で作られる
   事を特徴とする第６項記載の電荷検出回路。 （８）ＣＣＤの信号を増幅するＦＧＡにおいて、ＦＧＡ
   の浮遊転送ゲートは補助コンデンサを介してクロック電
   源に接続され、そして上記の補助コンデンサの第１電極
   であるＭＯＳ電極はＦＧＡの浮遊転送ゲートに接続され
   、そして上記のＭＯＳ電極はその下の半導体表面領域か
   ら絶縁膜を介してクロック電圧を印加される事を特徴と
   するＦＧＡ。 （９）ＣＤＳにおいて、 その第１電極に信号電圧を印加され、その第２電極がク
   ランプされる結合コンデンサはＭＯＳコンデンサであり
   、そして上記のＭＯＳコンデンサの第２電極はＭＯＳゲ
   ート電極であり、その第１電極は上記のＭＯＳ電極の下
   の半導体表面領域である事を特徴とするＣＤＳ。