JPS6146736U - 半導体チツプの取付構造 - Google Patents

半導体チツプの取付構造

Info

Publication number
JPS6146736U
JPS6146736U JP1984132596U JP13259684U JPS6146736U JP S6146736 U JPS6146736 U JP S6146736U JP 1984132596 U JP1984132596 U JP 1984132596U JP 13259684 U JP13259684 U JP 13259684U JP S6146736 U JPS6146736 U JP S6146736U
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting structure
chip mounting
lead terminal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1984132596U
Other languages
English (en)
Inventor
和也 原
健治 陸名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1984132596U priority Critical patent/JPS6146736U/ja
Priority to US06/766,759 priority patent/US4727246A/en
Publication of JPS6146736U publication Critical patent/JPS6146736U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図ないし第４図はこの考案をＩＣカードに適用した
場合の一実施例を示し、第１図はＩＣカードの外観斜視
図、第２図はその分解斜視図、第３図はＩＣモジュール
の分解斜視区、第４図は第１図の■−ＶＩ線断面図、第
５図は変形例を示す断面図である。 ３・・・・・・接点部、訃・・・・・半導体チップ、９
・・・・・・基板、１３・・・・・・金属箔、１３ａ・
・・・・・リード端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 基板に設けられた金属箔をエッチングしてリード端子と
    接点部とを一体に形成し、このリード端子にＩＣ−ＬＳ
    Ｉ等の半導体チップをボンディングしたことを特徴とす
    る半導体トップの取付構造。
JP1984132596U 1984-08-31 1984-08-31 半導体チツプの取付構造 Pending JPS6146736U (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1984132596U JPS6146736U (ja) 1984-08-31 1984-08-31 半導体チツプの取付構造
US06/766,759 US4727246A (en) 1984-08-31 1985-08-16 IC card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984132596U JPS6146736U (ja) 1984-08-31 1984-08-31 半導体チツプの取付構造

Publications (1)

Publication Number Publication Date
JPS6146736U true JPS6146736U (ja) 1986-03-28

Family

ID=30691157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984132596U Pending JPS6146736U (ja) 1984-08-31 1984-08-31 半導体チツプの取付構造

Country Status (1)

Country Link
JP (1) JPS6146736U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084347A (ja) * 1999-09-16 2001-03-30 Toshiba Corp カード型記憶装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209133A (ja) * 1982-05-14 1983-12-06 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 電気接続方法及びそれを利用する個人カ−ド

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209133A (ja) * 1982-05-14 1983-12-06 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 電気接続方法及びそれを利用する個人カ−ド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084347A (ja) * 1999-09-16 2001-03-30 Toshiba Corp カード型記憶装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPS6025159U (ja) リ−ドフレ−ム
JPS6027441U (ja) 混成集積回路装置
JPS60163751U (ja) 半導体装置
JPS59192768U (ja) デ−タカ−ド
JPS619849U (ja) 回路基板
JPS6115746U (ja) 集積回路用パツケ−ジ
JPS60179045U (ja) チツプキヤリア型素子
JPS6094861U (ja) 印刷回路装置
JPS59180438U (ja) 半導体集積回路装置
JPS59171372U (ja) 薄型回路基板
JPS60158788U (ja) 時計におけるｉｃ保護構造
JPS6078139U (ja) 混成集積回路装置
JPS5814298U (ja) 磁気バブルメモリモジユ−ル
JPS606231U (ja) 混成集積回路の構造
JPS60151165U (ja) チツプキヤリア実装構造
JPS5846472U (ja) プリント配線基板
JPS6061740U (ja) 混成集積回路装置
JPS5881940U (ja) 半導体素子の取付構造
JPS59171350U (ja) 半導体素子の実装構造
JPS5848098U (ja) 磁気バブルメモリパッケ−ジ
JPS58144854U (ja) 小型電子部品
JPS5878660U (ja) 集積回路
JPS6071141U (ja) チツプキヤリア
JPS611834U (ja) 固体電解コンデンサ
JPS5815349U (ja) 回路基板