JPS6147675A - ジヨセフソン反転ゲ−ト - Google Patents
ジヨセフソン反転ゲ−トInfo
- Publication number
- JPS6147675A JPS6147675A JP59167868A JP16786884A JPS6147675A JP S6147675 A JPS6147675 A JP S6147675A JP 59167868 A JP59167868 A JP 59167868A JP 16786884 A JP16786884 A JP 16786884A JP S6147675 A JPS6147675 A JP S6147675A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- josephson junction
- josephson
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、信号が入力されると該信号を反転した信号を
出力するジョセフソン反転ゲートの改良に関する。
出力するジョセフソン反転ゲートの改良に関する。
従来、ジョセフソン・ゲートの多くは、所謂、ラッチ型
であって、信号が入力されてジョセフソン接合の闇値を
越えると零電圧状態から有限電圧状態にスイッチする為
、反転動作は困難である。
であって、信号が入力されてジョセフソン接合の闇値を
越えると零電圧状態から有限電圧状態にスイッチする為
、反転動作は困難である。
従って、超伝導集積回路に適するジョセフソン・ゲート
としてはオア（ＯＲ）或いはアンド（ＡＮＤ）等が実用
可能な状態にある。
としてはオア（ＯＲ）或いはアンド（ＡＮＤ）等が実用
可能な状態にある。
前記したところから理解できるように、反転出力を発生
する為のジョセフソン・ゲートを構成することは困難で
あり、既提案のものでは、電流転送に時間がかかったり
、複雑なタイミング信号を必要とすること等から実用に
ならず、通常、任意の論理回路を得ようとする場合は、
反転信号を得る為の回路を設けた、所謂、デュアル・レ
ール方式が採用されてきたが、ゲート数が多くなる旨の
欠点が存在する。
する為のジョセフソン・ゲートを構成することは困難で
あり、既提案のものでは、電流転送に時間がかかったり
、複雑なタイミング信号を必要とすること等から実用に
ならず、通常、任意の論理回路を得ようとする場合は、
反転信号を得る為の回路を設けた、所謂、デュアル・レ
ール方式が採用されてきたが、ゲート数が多くなる旨の
欠点が存在する。
本発明は、構成が簡単であり、また、信号が入力された
場合それを直ちに反転して出力することが可能なジョセ
フソン・インバータ、即ち、ジョセフソン・反転ゲート
を提供する。
場合それを直ちに反転して出力することが可能なジョセ
フソン・インバータ、即ち、ジョセフソン・反転ゲート
を提供する。
本発明のジョセフソン反転ゲートでは、常に有限電圧状
態におかれているジョセフソン接合に対し、入力信号に
対応してインダクタンス値が変化する非線形インダクタ
ンスを含む共振回路を付設し共振させるようにしである
。
態におかれているジョセフソン接合に対し、入力信号に
対応してインダクタンス値が変化する非線形インダクタ
ンスを含む共振回路を付設し共振させるようにしである
。
前記ジョセフソン接合に於ける電圧は、前記共振回路の
共振周波数に比例するので、・入力電流で前記非線形イ
ンダクタンスのインダクタンス値を変化させ、その結果
、前記ジョセフソン接合の電圧を変化させ、反転出力を
得るようにしている。
共振周波数に比例するので、・入力電流で前記非線形イ
ンダクタンスのインダクタンス値を変化させ、その結果
、前記ジョセフソン接合の電圧を変化させ、反転出力を
得るようにしている。
第１図は本発明のジョセフソン反転ゲーＩ・に用いる非
線形インダクタンスの要部回路図である。
線形インダクタンスの要部回路図である。
図に於いて、Ｊｌは第１のジョセフソン接合、Ｌｌは超
伝導インダクタンス、Ｌｖは並列接続された第１のジョ
セフソン接合Ｊ１及び超伝導インダクタンスＬ１からな
る非線形インダクタンスをそれぞれ示している。
伝導インダクタンス、Ｌｖは並列接続された第１のジョ
セフソン接合Ｊ１及び超伝導インダクタンスＬ１からな
る非線形インダクタンスをそれぞれ示している。
第２図は第１図に見られる非線形インダクタンスＬｖに
於ける位相φ対電流ｉの関係を表す線図である。
於ける位相φ対電流ｉの関係を表す線図である。
図では、縦軸に位相φを、横軸に電流ｉをそれぞれ採っ
てあり、実線で表された特性が非線形インダクタンスＬ
ｖの特性を示している。
てあり、実線で表された特性が非線形インダクタンスＬ
ｖの特性を示している。
ここで、位相φは、磁束Φと次の式に見られるような比
例関係にある。即ち、 Φ φ−２π×□ Φ。
例関係にある。即ち、 Φ φ−２π×□ Φ。
Φ。：磁束量子（２，０７ｘ １０−ＩｓＷｂ’）であ
る。また、微分インダクタンスは、ｄΦ ｉ で定義される為、図における実線の傾きに比例する。従
って、電流ｌの値が小さい領域Ａに於いてはインダクタ
ンスは小さく、また、大きい領域すに於いてはインダク
タンスは大きい。
る。また、微分インダクタンスは、ｄΦ ｉ で定義される為、図における実線の傾きに比例する。従
って、電流ｌの値が小さい領域Ａに於いてはインダクタ
ンスは小さく、また、大きい領域すに於いてはインダク
タンスは大きい。
非線形特性は、超伝導インダクタンスＬ１の値とジョセ
フソン接合Ｊ１の臨界電流の値に依って変えることがで
き、また、非線形インダクタンスの構成要素は、図示例
に限定されることなく、複数のジョセフソン接合と超伝
導インダクタンスとを組み合わせたものであって良い。
フソン接合Ｊ１の臨界電流の値に依って変えることがで
き、また、非線形インダクタンスの構成要素は、図示例
に限定されることなく、複数のジョセフソン接合と超伝
導インダクタンスとを組み合わせたものであって良い。
第３図は第１図及び第２図について説明した非線形イン
ダクタンスＬｖを用いて形成したジョセフソン反転ゲー
トの要部回路図であり１．第１図及び第２図に関して説
明した部分と同部分は同記号で指示しである。
ダクタンスＬｖを用いて形成したジョセフソン反転ゲー
トの要部回路図であり１．第１図及び第２図に関して説
明した部分と同部分は同記号で指示しである。
図に於いて、■３は信号源、Ｒ３は信号源Ｖ。
の内部抵抗、Ｌ３はインダクタンス、Ｃはキャパシタ、
Ｊ２は第２のジョセフソン接合、ＩＲはバイアス電流源
、ＬＬはインダクタンス、ＲＬは負荷抵抗をそれぞれ示
している。
Ｊ２は第２のジョセフソン接合、ＩＲはバイアス電流源
、ＬＬはインダクタンス、ＲＬは負荷抵抗をそれぞれ示
している。
図示のゲートでは、第２のジョセフソン接合Ｊ２とキャ
パシタＣと非線形インダクタンスｒ−Ｖとで構成される
ループに対し、非線形インダクタンスＬｖの適所、図示
例では端部に信号電流供給手段である信号源ｖｓからイ
ンダクタンス＋−３を介して信号を入力するように、ま
た、第２のジョセフソン接合Ｊ２の一端にバイアス電流
供給手段であるバイアス電流源■おからの電流を供給す
るように、且つ、同じく第２のジョセフソン接合Ｊ２か
らインダクタンスＬｔ、を介して出力を負荷ＲＬに取り
出すように構成しである。
パシタＣと非線形インダクタンスｒ−Ｖとで構成される
ループに対し、非線形インダクタンスＬｖの適所、図示
例では端部に信号電流供給手段である信号源ｖｓからイ
ンダクタンス＋−３を介して信号を入力するように、ま
た、第２のジョセフソン接合Ｊ２の一端にバイアス電流
供給手段であるバイアス電流源■おからの電流を供給す
るように、且つ、同じく第２のジョセフソン接合Ｊ２か
らインダクタンスＬｔ、を介して出力を負荷ＲＬに取り
出すように構成しである。
インダクタンスし、及びＬＬは、内部抵抗Ｒ８及び負荷
抵抗ＲＬが前記ループの共振をダンプしないようにする
為に挿入されているものである。
抵抗ＲＬが前記ループの共振をダンプしないようにする
為に挿入されているものである。
第４図はジョセフソン接合Ｊ２の■ （電流）−■（電
圧）特性を表す線図である。
圧）特性を表す線図である。
ジョセフソン接合Ｊ２は非線形インダクタンスＬｖとキ
ャパシタＣとからなる共振回路の作用で共振状態にあり
、バイアス電流Ｉ、の値は、負荷線ＬＤが共振ピークと
交わるように選択される。
ャパシタＣとからなる共振回路の作用で共振状態にあり
、バイアス電流Ｉ、の値は、負荷線ＬＤが共振ピークと
交わるように選択される。
この時、′共振ピークの電圧は、発振周波数をｆとする
と、 Φ。ｆ で表される。また、 ｆ −□ ２πｆ「こび なる関係がある為、信号電流が小の場合、非線形インダ
クタンスＬｖは小で且つ発振周波数ｆば大となり、その
結果、共振ピークは第４図の破線に見られる位置となっ
て、負荷点は記号ａで指示された高電圧状態にあり、ま
た、逆に、信号電流が大になった場合、非線形インダク
タンスＬＶば大で且つ発振周波数ｆは小となり、従って
、共振ピークは第４図の実線に見られる位置にシフトし
、負荷点は記号すで指示された低電圧状態になる。
と、 Φ。ｆ で表される。また、 ｆ −□ ２πｆ「こび なる関係がある為、信号電流が小の場合、非線形インダ
クタンスＬｖは小で且つ発振周波数ｆば大となり、その
結果、共振ピークは第４図の破線に見られる位置となっ
て、負荷点は記号ａで指示された高電圧状態にあり、ま
た、逆に、信号電流が大になった場合、非線形インダク
タンスＬＶば大で且つ発振周波数ｆは小となり、従って
、共振ピークは第４図の実線に見られる位置にシフトし
、負荷点は記号すで指示された低電圧状態になる。
このように、前記実施例のゲートでは、入力が低から高
に変化するに従って出力は高から低に変化する反転特性
が得られ、そして、この動作にはヒステリシスが含まれ
ていないのでノン・ランチ型であり、また、バイアス電
圧が一定で且つリセツトが不要であるなどの点から回路
設計は極めて容易になる。
に変化するに従って出力は高から低に変化する反転特性
が得られ、そして、この動作にはヒステリシスが含まれ
ていないのでノン・ランチ型であり、また、バイアス電
圧が一定で且つリセツトが不要であるなどの点から回路
設計は極めて容易になる。
第５図は本発明に於ける他の実施例の要部回路図であり
、第１図乃至第４図に関して説明した部分と同部分は同
記号で指示しである。
、第１図乃至第４図に関して説明した部分と同部分は同
記号で指示しである。
本実施例が第３図に見られる実施例と相違する点は、キ
ャパシタＣを第３のジョセフソン接合Ｊ３に代替したこ
とである。
ャパシタＣを第３のジョセフソン接合Ｊ３に代替したこ
とである。
この場合、共振はジョセフソン接合Ｊ３の接合容量と非
線形インダクタンスＬｖとからなる共振回路に依って生
じ、信号の反転動作は第３図に関して説明した実施例と
変わりない。
線形インダクタンスＬｖとからなる共振回路に依って生
じ、信号の反転動作は第３図に関して説明した実施例と
変わりない。
第６図は本発明に於ける更に他の実施例の要部回路図で
あり、第１図乃至第５図に関して説明した部分と同部分
は同記号で指示しである。
あり、第１図乃至第５図に関して説明した部分と同部分
は同記号で指示しである。
図に於いて、Ｒ５１及びＲ３Ｚは信号源Ｖｓの内部抵抗
、Ｌ２は非線形インダクタンスＬｖと磁気結合するイン
ダクタンスをそれぞれ示している。
、Ｌ２は非線形インダクタンスＬｖと磁気結合するイン
ダクタンスをそれぞれ示している。
この実施例が、第３図及び第５図に関して説明した各実
施例と相違する点は、回路構成を対称にして負荷が共振
に影響しないようにしたことであり、また、これは必須
ではないが、共振ピーク電流値を大きくする為、非線形
インダクタンスＬＶに磁気結合しているインダクタンス
Ｌ２に調整用電流Ｉ、を流すことができるようになって
いる。
施例と相違する点は、回路構成を対称にして負荷が共振
に影響しないようにしたことであり、また、これは必須
ではないが、共振ピーク電流値を大きくする為、非線形
インダクタンスＬＶに磁気結合しているインダクタンス
Ｌ２に調整用電流Ｉ、を流すことができるようになって
いる。
更にまた、信号電流を非線形インダクタンスＬｖに注入
せず、インダクタンスＬ２に流しても反転動作が行われ
る。
せず、インダクタンスＬ２に流しても反転動作が行われ
る。
本実施例に於ける信号の反転動作も、第３図及び第５図
について説明した各実施例と全く変わりない。尚、本実
施例の場合、第３図及び第５図に示した各実施例に於け
るインダクタンスＬＬは不要である。
について説明した各実施例と全く変わりない。尚、本実
施例の場合、第３図及び第５図に示した各実施例に於け
るインダクタンスＬＬは不要である。
本発明のジョセフソン反転ゲートでは、第１のジョセフ
ソン接合と超伝導インダクタンスとからなる非線形イン
ダクタンス及び第２のジョセフソン接合及び第３のジョ
セフソン接合或いはキャパシタの三つの要素を接続した
ループと、前記非整形インダクタンスの適所に接続され
た信号電流供給手段と、前記第２のジョセフソン接合の
一端に接続されたバイアス電流供給手段及び出力端子と
を備えてなる構成を採っている。
ソン接合と超伝導インダクタンスとからなる非線形イン
ダクタンス及び第２のジョセフソン接合及び第３のジョ
セフソン接合或いはキャパシタの三つの要素を接続した
ループと、前記非整形インダクタンスの適所に接続され
た信号電流供給手段と、前記第２のジョセフソン接合の
一端に接続されたバイアス電流供給手段及び出力端子と
を備えてなる構成を採っている。
この構成に依ると、第２のジョセフソン接合に於ける電
圧は、非線形インダクタンスと第３のジョセフソン接合
或いはキャパシタとからなる共振回路の共振周波数に比
例するので、入力電流で非線形インダクタンスのインダ
クタンス値を変化させると結果的に第２のジョセフソン
接合の電圧が変化して反転出力を得ることができ、そし
て、この反転出力を得る為の動作はノン・ランチである
から、複雑なタイミング信号等は不要であり且つ電流転
送は短時間で行われる。従って、従来のデュアル・レー
ル方式に依存することなく任意の論理回路を形成するこ
とが可能になる。
圧は、非線形インダクタンスと第３のジョセフソン接合
或いはキャパシタとからなる共振回路の共振周波数に比
例するので、入力電流で非線形インダクタンスのインダ
クタンス値を変化させると結果的に第２のジョセフソン
接合の電圧が変化して反転出力を得ることができ、そし
て、この反転出力を得る為の動作はノン・ランチである
から、複雑なタイミング信号等は不要であり且つ電流転
送は短時間で行われる。従って、従来のデュアル・レー
ル方式に依存することなく任意の論理回路を形成するこ
とが可能になる。
第１図は本発明のジョセフソン反転ゲートに用いる非線
形インダクタンスの要部回路図、第２図は第１図に見ら
れる非線形インダクタンスの位相対電流特性を説明する
為の線図、第３図は本発明−実施例切要部回路図、第４
図は第３図に見られる本発明一実施例の電流−電圧特性
を説明する為の線図、第５図は本発明に於ける他の実施
例の要部回路図、第６図は本発明に於ける更に他の実施
例の要部回路図をそれぞれ表している。 図に於いて、Ｊｌ、Ｊ２．Ｊ３は第１．第２゜第３のジ
ョセフソン接合、Ｌｌは超伝導インダクタンス、Ｌｖは
非線形インダクタンス、■、は信号源、Ｒ５は信号源Ｖ
、の内部抵抗、Ｌｓ 、 Ｌｔ 。 Ｒ２はインダクタンス、Ｃはキャパシタ、１．はバイア
ス電流源、ＲＬは負荷抵抗をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 Ｌｖ 第２図 第３図 第４図 φ。ｆＶ 第５図
形インダクタンスの要部回路図、第２図は第１図に見ら
れる非線形インダクタンスの位相対電流特性を説明する
為の線図、第３図は本発明−実施例切要部回路図、第４
図は第３図に見られる本発明一実施例の電流−電圧特性
を説明する為の線図、第５図は本発明に於ける他の実施
例の要部回路図、第６図は本発明に於ける更に他の実施
例の要部回路図をそれぞれ表している。 図に於いて、Ｊｌ、Ｊ２．Ｊ３は第１．第２゜第３のジ
ョセフソン接合、Ｌｌは超伝導インダクタンス、Ｌｖは
非線形インダクタンス、■、は信号源、Ｒ５は信号源Ｖ
、の内部抵抗、Ｌｓ 、 Ｌｔ 。 Ｒ２はインダクタンス、Ｃはキャパシタ、１．はバイア
ス電流源、ＲＬは負荷抵抗をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 Ｌｖ 第２図 第３図 第４図 φ。ｆＶ 第５図
Claims (1)
- 第１のジョセフソン接合と超伝導インダクタンスとから
なる非線形インダクタンス及び第２のジョセフソン接合
及び第３のジョセフソン接合或いはキャパシタの三つの
要素を接続したループと、前記非線形インダクタンスの
適所に接続された信号電流供給手段と、前記第２のジョ
セフソン接合の一端に接続されたバイアス電流供給手段
及び出力端子とを備えてなることを特徴とするジョセフ
ソン反転ゲート。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167868A JPS6147675A (ja) | 1984-08-13 | 1984-08-13 | ジヨセフソン反転ゲ−ト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167868A JPS6147675A (ja) | 1984-08-13 | 1984-08-13 | ジヨセフソン反転ゲ−ト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6147675A true JPS6147675A (ja) | 1986-03-08 |
Family
ID=15857568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167868A Pending JPS6147675A (ja) | 1984-08-13 | 1984-08-13 | ジヨセフソン反転ゲ−ト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6147675A (ja) |
-
1984
- 1984-08-13 JP JP59167868A patent/JPS6147675A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102449552B1 (ko) | 조지프슨 극성 및 논리 인버터 게이트들 | |
| Hosoya et al. | Quantum flux parametron: A single quantum flux device for Josephson supercomputer | |
| US7218180B2 (en) | Low noise oscillator | |
| KR19990028555A (ko) | 디지털 정보에 관한 장치 및 방법 | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| US4623804A (en) | Fluxoid type superconducting logic element | |
| US4567383A (en) | Fluxoid type superconducting logic element | |
| JPS6147675A (ja) | ジヨセフソン反転ゲ−ト | |
| KR102401674B1 (ko) | 푸쉬-풀 튜닝가능한 커플링 | |
| US4489424A (en) | Frequency divider making use of Josephson junction circuits | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPH0237730B2 (ja) | ||
| US5146119A (en) | Switching circuit and its signal transmission method | |
| US6288617B1 (en) | System and method for phase-locking a bridge with an optical pulse | |
| US4395751A (en) | Flux-balanced variable frequency inverter | |
| JPH0580835B2 (ja) | ||
| JP2593131B2 (ja) | Ｓｑｕｉｄ装置 | |
| JPH023326B2 (ja) | ||
| JP2542555B2 (ja) | パルス発生器 | |
| Schwarzbek et al. | Operation of SAIL HTS digital circuits near 1 GHz | |
| JPH0234492B2 (ja) | ||
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPS622732B2 (ja) | ||
| Miyake et al. | Proposal of unilateral single-flux-quantum logic gate | |
| JPS60125018A (ja) | 超伝導論理ゲ−ト |