JPS6148919A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS6148919A JPS6148919A JP59171033A JP17103384A JPS6148919A JP S6148919 A JPS6148919 A JP S6148919A JP 59171033 A JP59171033 A JP 59171033A JP 17103384 A JP17103384 A JP 17103384A JP S6148919 A JPS6148919 A JP S6148919A
- Authority
- JP
- Japan
- Prior art keywords
- ion
- semiconductor device
- ion implantation
- source
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体基板あるいは絶縁基板上に構成された
プレーナー型バイポーラトランジスターｅＭＯＢ型トラ
ンジスター１１薄膜トランジスターの不純物半導体領域
をイオン注入法で形成した半導体装置とそのイオン注入
方法に関する。
プレーナー型バイポーラトランジスターｅＭＯＢ型トラ
ンジスター１１薄膜トランジスターの不純物半導体領域
をイオン注入法で形成した半導体装置とそのイオン注入
方法に関する。
半導体基板にプレーナー型バイポーラトランジスターを
作製する場合、ベース・エミッタ領域の形成法として不
純物ガスによる気体拡散法以外にイオン注入法がある。
作製する場合、ベース・エミッタ領域の形成法として不
純物ガスによる気体拡散法以外にイオン注入法がある。
元来、イオン注入法は、低濃度不純物領域の形成におい
てその再現性・均一性・高量産性といりメリットがある
。
てその再現性・均一性・高量産性といりメリットがある
。
最近では高濃度のイオン注入が短時間でも容易なため、
高濃度不純物領域の形成においても威力を発揮している
。このような高濃度不純物領域の形成としてイオン注入
法を用いる他の例として、半導体基板を用いたＭＯ８型
トランジスターのソース・ドレイン領域を形成する場合
や透明絶縁基板を用いた？ｖＦＳトランジスターのソー
スＯドレイン領域を形成する場合とがある。これは前記
したような再現性・均一性・高量産性といったイオン注
入法の長所の他に、ゲート電極とソース・ドレイン領域
との間の自己整合性を有することができ、素子の微細化
や、基板サイズの拡大ができるというメリットがある。
高濃度不純物領域の形成においても威力を発揮している
。このような高濃度不純物領域の形成としてイオン注入
法を用いる他の例として、半導体基板を用いたＭＯ８型
トランジスターのソース・ドレイン領域を形成する場合
や透明絶縁基板を用いた？ｖＦＳトランジスターのソー
スＯドレイン領域を形成する場合とがある。これは前記
したような再現性・均一性・高量産性といったイオン注
入法の長所の他に、ゲート電極とソース・ドレイン領域
との間の自己整合性を有することができ、素子の微細化
や、基板サイズの拡大ができるというメリットがある。
第１図は、従来のブレーナ型ＰＮＰバイポーラトランジ
スターの構造断面図である。該ＰＮＰバイポーラトラン
ジスターを構成する工程はＰ型シリコン基板１を熱酸化
してできた第一熱酸化膜２をパターニングする工程、前
記第一熱酸化膜をマスクとしてリンイオンを打込み、熱
拡散してベース層８を形成する工程、さら知熱酸化して
できた第二熱酸化膜４をパターニングする工程・前記第
二熱酸化膜をマスクとしてボロンイオンを打込み、熱拡
散してエミツタ層５を形成する工程、さらに熱酸化して
できた、第三熱酸化膜６に電極端子用の窓開けとする工
程、ベース電極端子７エミツタ電極端子８を形成する工
程、裏面に金属を蒸着してコレクタ電極端子９を形成す
る工程とから成る。
スターの構造断面図である。該ＰＮＰバイポーラトラン
ジスターを構成する工程はＰ型シリコン基板１を熱酸化
してできた第一熱酸化膜２をパターニングする工程、前
記第一熱酸化膜をマスクとしてリンイオンを打込み、熱
拡散してベース層８を形成する工程、さら知熱酸化して
できた第二熱酸化膜４をパターニングする工程・前記第
二熱酸化膜をマスクとしてボロンイオンを打込み、熱拡
散してエミツタ層５を形成する工程、さらに熱酸化して
できた、第三熱酸化膜６に電極端子用の窓開けとする工
程、ベース電極端子７エミツタ電極端子８を形成する工
程、裏面に金属を蒸着してコレクタ電極端子９を形成す
る工程とから成る。
一方第２図は低コストで大面積化が要求されるディスプ
レイデバイスに使われている透明絶縁基板上に構成され
た従来のｐチャンネル型薄膜トランジスターの構造断面
図である。ソース・ドレイン領域とｐ型半導体としてｐ
チャンネル薄膜トランジスターを構成する工程は、多結
晶シリコン薄膜１０をパターニングする工程・ゲート絶
縁膜１１とゲート金属膜を積層する工程・前記ゲート金
属膜をパターニングしてゲート電極１２を形成し、ゲー
ト電極ハターンをマスクとして、ボロンイオンの打込み
を行ってソース・ドレイン領域を形成する工程・層間絶
縁膜１３を積層しコンタクトホールを開口してソース電
極端子１４、ドレイン電極端子１５を形成する工程とか
ら成るＰＮＰバイポーラトランジスターのエミツタ層を
形成するイオン注入工程と、ｐチャンネル型薄膜トラン
ジスタのソース・ドレイン領域を形成するイオン注入工
程はどちらもイオン源として三弗化ボロンを用いてＪＸ
量数１１のボロンイオンをイオン分離器により選択し、
集束イオンビームをとり出して、試料にイオン注入する
ものである。第３図は、前記イオン注入装置の概略の構
成図でちる。イオン源１６では、放電によりプラズマが
発生する。次にイオン源１６からイオンをビームとして
引き出し、前段イオン加速器１７により加速されたイオ
ンを磁界形のイオン分離器１８ｉＣ送りこむ。このイオ
ン分離器１８テイオー４の選択が行なわれてから後段イ
オン加速器１９により必要な加速電圧を与えて加速する
。イオンビームはイオンビーム走査器加により縦横にス
キャンされてターゲツト室２１にある試料に均一に再現
性高く釘状まれる。現状の装置で高加速電圧のイオンビ
ームを得ようとする場合、前段のイオン加速器１７で高
加速するとイオン分離器１８として強い磁場が必要とな
るため、前段イオン加速器１７では低加速して、後段イ
オン加速器１９によって高加速をする方法を採用してい
る。しかし、イオン源１６とイオン分離器１８を含めた
系をある高電圧に浮上させる必要があるため、電源の供
給やがなりの重量をもつ分離器の絶縁ならびに真空系の
問題が生じてくる。そのためイオン注入装置は、均一性
、再現性、高量産性とＡりた長所をもっている反面、大
規模で占有体積の大きな装置であり、半導体製造装置の
内ではもっとも高価格な装置となっている。特に打込み
面積の拡大化にともなって増々大がかりな装置となって
しまい、価格上昇は一段と激しいものとなっている。
レイデバイスに使われている透明絶縁基板上に構成され
た従来のｐチャンネル型薄膜トランジスターの構造断面
図である。ソース・ドレイン領域とｐ型半導体としてｐ
チャンネル薄膜トランジスターを構成する工程は、多結
晶シリコン薄膜１０をパターニングする工程・ゲート絶
縁膜１１とゲート金属膜を積層する工程・前記ゲート金
属膜をパターニングしてゲート電極１２を形成し、ゲー
ト電極ハターンをマスクとして、ボロンイオンの打込み
を行ってソース・ドレイン領域を形成する工程・層間絶
縁膜１３を積層しコンタクトホールを開口してソース電
極端子１４、ドレイン電極端子１５を形成する工程とか
ら成るＰＮＰバイポーラトランジスターのエミツタ層を
形成するイオン注入工程と、ｐチャンネル型薄膜トラン
ジスタのソース・ドレイン領域を形成するイオン注入工
程はどちらもイオン源として三弗化ボロンを用いてＪＸ
量数１１のボロンイオンをイオン分離器により選択し、
集束イオンビームをとり出して、試料にイオン注入する
ものである。第３図は、前記イオン注入装置の概略の構
成図でちる。イオン源１６では、放電によりプラズマが
発生する。次にイオン源１６からイオンをビームとして
引き出し、前段イオン加速器１７により加速されたイオ
ンを磁界形のイオン分離器１８ｉＣ送りこむ。このイオ
ン分離器１８テイオー４の選択が行なわれてから後段イ
オン加速器１９により必要な加速電圧を与えて加速する
。イオンビームはイオンビーム走査器加により縦横にス
キャンされてターゲツト室２１にある試料に均一に再現
性高く釘状まれる。現状の装置で高加速電圧のイオンビ
ームを得ようとする場合、前段のイオン加速器１７で高
加速するとイオン分離器１８として強い磁場が必要とな
るため、前段イオン加速器１７では低加速して、後段イ
オン加速器１９によって高加速をする方法を採用してい
る。しかし、イオン源１６とイオン分離器１８を含めた
系をある高電圧に浮上させる必要があるため、電源の供
給やがなりの重量をもつ分離器の絶縁ならびに真空系の
問題が生じてくる。そのためイオン注入装置は、均一性
、再現性、高量産性とＡりた長所をもっている反面、大
規模で占有体積の大きな装置であり、半導体製造装置の
内ではもっとも高価格な装置となっている。特に打込み
面積の拡大化にともなって増々大がかりな装置となって
しまい、価格上昇は一段と激しいものとなっている。
本発明はかかる欠点を除去したもので、その目的は大面
積の打込みを小規模の儂価格イオン注入装置を用いて行
なうことにより、製造コストを下げることである。
積の打込みを小規模の儂価格イオン注入装置を用いて行
なうことにより、製造コストを下げることである。
前記目的を達成するために、イオン注入装置のイオン分
離器を除去し、装置の小規模化を実現し、イオン源に生
成された複数種のイオン種を直接加速してイオン注入す
ることを特徴としている。
離器を除去し、装置の小規模化を実現し、イオン源に生
成された複数種のイオン種を直接加速してイオン注入す
ることを特徴としている。
第４図は、本発明によるイオン注入装置の概略の構成図
である。第３図に比べ、イオン分離器１８を除去し、装
置の簡略化によって小規模を実現している。本発明によ
るイオン注入装置を用いて、ｐ型の不純物半導体領域を
形成する場合には、イオン源ガスとして三弗化ボロンを
用いる。実際イオン源の中ではイオン種として質量数１
１のＢイオン、質量数３０のＢＦイオン、質量数４９の
ＢＦ２イオン、質量数１９のＦイオンがそれぞれ３０％
、１１チ、４０チ、１９チ分布している。ＢＦイオンや
ＢＦ２イオンはｐ型の不純物半導体を形成できるイオン
種であるため質量数の異なる異種イオンをＢイオンと同
時に同一の加速電圧で加速してイオン打込みをしても、
ｐ型の不純物半導体領域を形成できデバイス上何ら問題
はない。第２図の構造のような場合ゲート絶縁膜上から
同一の加速電圧で打込むため、質量数の軽いイオンはど
深く打込まれ、逆に質量数の重いイオンはど浅く打込ま
れて絶縁膜中にトラップされやすいため、多結晶シリコ
ン薄膜中のｐ型不純物の絶対量を著しく増加させるため
には、加速電圧を適当に設定する必要がある。
である。第３図に比べ、イオン分離器１８を除去し、装
置の簡略化によって小規模を実現している。本発明によ
るイオン注入装置を用いて、ｐ型の不純物半導体領域を
形成する場合には、イオン源ガスとして三弗化ボロンを
用いる。実際イオン源の中ではイオン種として質量数１
１のＢイオン、質量数３０のＢＦイオン、質量数４９の
ＢＦ２イオン、質量数１９のＦイオンがそれぞれ３０％
、１１チ、４０チ、１９チ分布している。ＢＦイオンや
ＢＦ２イオンはｐ型の不純物半導体を形成できるイオン
種であるため質量数の異なる異種イオンをＢイオンと同
時に同一の加速電圧で加速してイオン打込みをしても、
ｐ型の不純物半導体領域を形成できデバイス上何ら問題
はない。第２図の構造のような場合ゲート絶縁膜上から
同一の加速電圧で打込むため、質量数の軽いイオンはど
深く打込まれ、逆に質量数の重いイオンはど浅く打込ま
れて絶縁膜中にトラップされやすいため、多結晶シリコ
ン薄膜中のｐ型不純物の絶対量を著しく増加させるため
には、加速電圧を適当に設定する必要がある。
イオン分離機能をもたないイオン注入装置による複数種
のイオン注入法は、次のような効果を生みだす。
のイオン注入法は、次のような効果を生みだす。
１、イオン分離器の除去によりイオン注入装置の軽量化
が可能である。
が可能である。
２、イオン注入装置の価格が下がり、製造コストが著し
く下がる。
く下がる。
３、複数種のイオンビームが出るためビーム電流が増加
し、スループットがあがる。
し、スループットがあがる。
４、 ビーム走査法とスポットビームの縦横走査方式か
ら、ラインビームの特定一方向の走査方式だすることで
一辺が数十センチメートルの大面積の基板への打込みが
可能である。
ら、ラインビームの特定一方向の走査方式だすることで
一辺が数十センチメートルの大面積の基板への打込みが
可能である。
第１図は、従来のプレーナ型ＰＮＰノくイボ−ラドラン
シスターの構造断面図である。第２図は、従来のｐチャ
ンネル薄膜トランジスターの構造断面図である。第８図
は、従来のイオン注入装置の概略の構成図である。第４
図は、本発明によるイオン注入装置の概略の構成図であ
る。 １・・・ｐ型シリコン基板 ２・・・第一熱酸化膜 ３・・・ベース層 ４・・・第二熱酸化膜 ５・・・エミツタ層 ６ｅ・・第三熱酸化膜 ７・・・ペース電極端子 ８・・・エミッタ電極端子 ９・・・コレクタ電極端子 １０・拳・多結晶シリコン薄膜 １１・・・ゲート絶縁膜 １２自 −−ゲート電極 １３・・・層間絶縁膜 １４・・・ソース電極端子 １５・・・ドレイン電極端子 １６・・・イオン源 １７・・・前段イオン加速器 １８・・・イオン分離器 １９・・・後段イオン加速器 ２０・・・イオンビーム走査器 ２１・・−ターゲツト室 以 上
シスターの構造断面図である。第２図は、従来のｐチャ
ンネル薄膜トランジスターの構造断面図である。第８図
は、従来のイオン注入装置の概略の構成図である。第４
図は、本発明によるイオン注入装置の概略の構成図であ
る。 １・・・ｐ型シリコン基板 ２・・・第一熱酸化膜 ３・・・ベース層 ４・・・第二熱酸化膜 ５・・・エミツタ層 ６ｅ・・第三熱酸化膜 ７・・・ペース電極端子 ８・・・エミッタ電極端子 ９・・・コレクタ電極端子 １０・拳・多結晶シリコン薄膜 １１・・・ゲート絶縁膜 １２自 −−ゲート電極 １３・・・層間絶縁膜 １４・・・ソース電極端子 １５・・・ドレイン電極端子 １６・・・イオン源 １７・・・前段イオン加速器 １８・・・イオン分離器 １９・・・後段イオン加速器 ２０・・・イオンビーム走査器 ２１・・−ターゲツト室 以 上
Claims (5)
- （１）イオン注入法により形成された不純物半導体領域
を有する半導体装置において、イオン源に発生した複数
種のイオン種のうち同型半導体の不純物となるイオン種
を少なくとも二種以上同時に注入して形成した不純物半
導体領域を有することを特徴とする半導体装置。 - （２）前記イオン注入法は、イオンビーム分離器による
イオンビームの選択機能を有さず、イオン源に発生した
複数種のイオン種を直接加速してイオン注入することを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 - （３）プレーナー型バイポーラトランジスターのベース
・エミッタ領域をイオン注入法により形成した特許請求
の範囲第１項記載の半導体装置および前記ベース・エミ
ッタ領域をイオン注入法により形成する特許請求の範囲
第１項記載の半導体装置の製造方法。 - （４）ゲート電極をマスクにしてゲート電極と自己整合
性を有した薄膜トランジスターおよびＭＯＳ型トランジ
スターのソース・ドレイン領域をイオン注入法により形
成した特許請求の範囲第１項記載の半導体装置および前
記ソース・ドレイン領域をイオン注入法により形成する
特許請求の範囲第１項記載の半導体装置の製造方法。 - （５）前記イオン源がアルシン・三塩化ボロン・三弗化
ボロン・デイボラン・ホスフィン・五弗化リン・三弗化
リンである特許請求の範囲第１項記載の半導体装置およ
び特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171033A JPS6148919A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171033A JPS6148919A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148919A true JPS6148919A (ja) | 1986-03-10 |
Family
ID=15915838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171033A Pending JPS6148919A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148919A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673470A (en) * | 1979-11-21 | 1981-06-18 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1984
- 1984-08-17 JP JP59171033A patent/JPS6148919A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673470A (en) * | 1979-11-21 | 1981-06-18 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6168981B1 (en) | Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| JP2618615B2 (ja) | Ｍｏｓ型電力装置の製造方法 | |
| US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
| US4933295A (en) | Method of forming a bipolar transistor having closely spaced device regions | |
| CN1079990C (zh) | 制造垂直双极型晶体管的方法 | |
| US4178190A (en) | Method of making a bipolar transistor with high-low emitter impurity concentration | |
| EP0396948B1 (en) | Bi-cmos integrated circuit | |
| US5064773A (en) | Method of forming bipolar transistor having closely spaced device regions | |
| US5569613A (en) | Method of making bipolar junction transistor | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| JP2661050B2 (ja) | バイポーラトランジスタの製造方法 | |
| EP0306213A2 (en) | Submicron bipolar transistor with edge contacts | |
| KR100560022B1 (ko) | 이온 주입 공정 | |
| US5328857A (en) | Method of forming a bilevel, self aligned, low base resistance semiconductor structure | |
| JPH0756870B2 (ja) | 半導体装置の製造方法 | |
| JP2565159B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| EP0594340A2 (en) | Method for forming a bipolar transistor | |
| JP2976513B2 (ja) | 半導体装置 | |
| JPH05335559A (ja) | 二重拡散層の作り込み方法 | |
| USH763H (en) | Submicron bipolar transistor with edge contacts | |
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| KR100268857B1 (ko) | 수직 바이폴라 트랜지스터의 제조방법 | |
| JPH06224213A (ja) | 半導体装置の製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 |