JPH06224213A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 逆バイアス耐圧特性を向上させた半導体装置
の製造方法を提供する。 【構成】 本発明の半導体装置の製造方法は、ｐ^- 型コ
レクタ領域１２の表面から所定の深さに選択的にｎ型不
純物をイオン打込み、その不純物を熱拡散してｎ ^- 型第
２ベース領域１４を形成する。そして、上記熱拡散によ
って、ｎ^- 型第２ベース領域１４はｐ^- 型コレクタ領域
１２の表面部に形成されるｎ⁺ 型第１ベース領域１３に
接続される。さらに、ｎ⁺ 型第１ベース領域１３および
ｎ^- 型第２ベース領域１４によって囲まれるｐ^- 型エミ
ッタ周辺領域１５内の表面部に、選択的にｐ⁺ 型エミッ
タ領域１６を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トランジスタおよびサ
イリスタ等の半導体装置の製造方法に係わる。

【０００２】

【従来の技術】あらゆる技術分野において半導体装置が
用いられ、その中でも、トランジスタ、サイリスタは最
も基本的なものであり、さまざまな用途に利用されてい
る。そして、それら用途に応じて、増幅率，スイッチン
グ特性，容量，耐圧等の要求特性を満たす半導体装置が
さまざまな製造方法で製造されている。

【０００３】図７は、上記半導体装置の一例として、一
般的な縦型ｐｎｐトランジスタの構造を示す断面図であ
る。同図において、ｐ⁺ 型コレクタ領域１の表面にｐ^-
型コレクタ領域２が形成されており、そのｐ^- 型コレク
タ領域２の表面部にｎ⁺ 型第１ベース領域３が互いに所
定を隔てて形成されている。そして、上記ｎ⁺ 型第１ベ
ース領域３，３間にはｎ^- 型第２ベース領域４が形成さ
れており、そのｎ^- 型第２ベース領域４内の表面部に選
択的にｐ⁺ 型エミッタ領域５が形成されている。

【０００４】上記領域が形成されているｐ^- 型コレクタ
領域２の表面には、フィールド酸化膜６が一様に形成さ
れており、ｎ⁺ 型第１ベース領域３およびｐ⁺ 型エミッ
タ領域５の表面において選択的に上記フィールド酸化膜
６が除去されている。そして、そのフィールド酸化膜６
が除去されている部分において、ｎ⁺ 型第１ベース領域
３の表面にベース電極７が形成されており、ｐ⁺ 型エミ
ッタ領域５の表面にエミッタ電極８が形成されている。
また、ｐ⁺ 型コレクタ領域１の下面には、一様にコレク
タ電極９が形成されている。

【０００５】次に、上記トランジスタの製造工程の一例
を、図８（ａ）〜図８（ｅ）を参照しながら簡単に説明
する。まず、図８（ａ）に示すように、半導体基板であ
るｐ⁺ 型コレクタ領域１の表面にエピタキシャル成長に
よってｐ^- 型コレクタ領域２を形成し、そのｐ^- 型コレ
クタ領域２の表面を一様にイニシャル酸化する。

【０００６】次に、不純物導入プロセスとして、図８
（ｂ）に示すように、ｐ^- 型コレクタ領域２の表面部に
ｎ⁺ 型第１ベース領域３およびｎ^- 型第２ベース領域４
を形成するために、たとえば砒素等のｎ型不純物を、所
定の表面不純物濃度で注入する。

【０００７】そして、図８（ｃ）に示すように、上記ｎ
型不純物をｐ^- 型コレクタ領域２の内部に所定深度で拡
散させるためにドライブインを行い、ｎ⁺ 型第１ベース
領域３およびｎ^- 型第２ベース領域４を形成する。な
お、上記２つの領域３および４の形成は、それらの深度
などに応じて、工程を分けて別々にドライブインを行う
場合もある。その後、上記２つの領域３および４を形成
したｐ^- 型コレクタ領域２の表面を一様に酸化する。

【０００８】次に、ｐ^- 型コレクタ領域２の表面の酸化
膜を、図８（ｄ）に示すように、ｎ ^- 型第２ベース領域
４の表面において選択的に除去し、その酸化膜を除去し
た部分からｐ型不純物を拡散してｐ⁺ 型エミッタ領域５
を形成する。

【０００９】最後に、フィールド酸化膜６を一様に形成
し、ｎ⁺ 型第１ベース領域３およびｐ⁺ 型エミッタ領域
５の上部でそのフィールド酸化膜６を選択的に除去し
て、図８（ｅ）に示すように、それぞれベース電極７お
よびエミッタ電極８を形成する。また、ｐ⁺ 型コレクタ
領域１の下面にコレクタ電極９を形成する。

【００１０】以上に、一般的なトランジスタの構造と製
造工程の一例を示したが、サイリスタにおいても、基本
的には同様である。なお、上記半導体装置の動作は広く
知られているので、説明は省略する。

【００１１】

【発明が解決しようとする課題】ところで、上記図７に
示したｐｎｐ型トランジスタは、図８（ｃ）に示す工程
で不純物のドライブインを行った後に酸化膜を形成する
とき、酸化膜はシリコン層の表面を浸食するようにして
形成されてゆき、そのシリコン表面層において不純物濃
度の変化（再分布）が起こる。この不純物濃度の変化の
原因は、主に、上記シリコン表面層とシリコン酸化膜と
の間の偏析によるものであり、その偏析の程度を表す偏
析係数ｋは、

【００１２】

【数１】

【００１３】で与えられる。通常、ｐ型不純物として使
用される、たとえばホウ素などのIII族原子は、シリコ
ン酸化膜中の酸素との親和力が強いのでシリコン酸化膜
中に入りやすく、偏析係数ｋの値は小さい。

【００１４】一方、ｎ型不純物として使用される、たと
えばリンや砒素などのＶ族原子の偏析係数ｋの値は大き
い。このため、シリコン酸化膜の形成時にはシリコン酸
化膜側からシリコン表面層へ上記ｎ型不純物が掃き出さ
れる。したがって、シリコン酸化膜との界面付近のシリ
コン表面層の不純物濃度が、シリコン酸化膜の形成前の
状態と比べて高くなってしまう。このときの不純物濃度
分布を図９に示す。

【００１５】図９は、図７のｐｎｐ型トランジスタをＸ
−Ｘ’線で切ったときの、不純物濃度の分布を示す図で
ある。同図において、ｎ^- 型第２ベース領域４の不純物
濃度が、フィールド酸化膜６との界面付近で急激に高く
なっている。一方、ｎ^- 型第２ベース領域４内の表面部
にはｐ⁺ 型エミッタ領域５が形成されているので、表面
近傍におけるこれら２つの領域４および５のｐｎ接合
は、不純物濃度が高いｐ型領域とｎ型領域とによって形
成されている。

【００１６】したがって、ｎ^- 型第２ベース領域４およ
びｐ⁺ 型エミッタ領域５によって形成されるｐｎ接合
は、その表面付近において、逆バイアスが印加されたと
きに空乏層が広がりにくいので、その間の耐圧、すなわ
ちエミッタ・ベース間耐圧が低くなってしまうという問
題が生じる。

【００１７】この問題を解決するためには、図８（ｂ）
に示した不純物導入工程において、ｎ^- 型第２ベース領
域４を形成するためのｎ型不純物を表面不純物濃度を低
く設定して注入する手法が考えられる。しかしながら、
トランジスタの設計に際してｎ^- 型第２ベース領域４は
所定の深さで形成する必要があるので、上述のように表
面不純物濃度を低くして導入したｎ型不純物を上記所定
の深さまで拡散させるためには、ドライブインを長時間
行わなければならない。

【００１８】このように、ｎ^- 型第２ベース領域４を所
定の深さで形成するためにドライブインを行う時間を長
くすると、このドライブイン工程は半導体基板全体を加
熱するため、ｐ⁺ 型コレクタ領域１内に多量に存在する
ｐ型不純物がｐ^- 型コレクタ領域２に拡散され、ｐ^- 型
コレクタ領域２の不純物濃度が高くなってしまう。この
結果、ｐ^- 型コレクタ領域２とｎ⁺ 型第１ベース領域３
との間のｐｎ接合において逆バイアス時に空乏層が広が
りにくくなるので、コレクタ・ベース間耐圧およびコレ
クタ・エミッタ間耐圧が低下してしまう。

【００１９】さらに、エミッタ・ベース間耐圧を確保す
るためにｎ^- 型第２ベース領域４を形成するためのｎ型
不純物を表面不純物濃度を低く設定して注入し、かつ、
コレクタ・ベース間耐圧およびコレクタ・エミッタ間耐
圧の低下を防ぐために、ドライブイン時間を長くするこ
とを行わないと、形成されるｎ^- 型第２ベース領域４の
深さは所定の深さよりも浅くなってしまう。このよう
に、ｎ^- 型第２ベース領域４が浅く形成されると、ｐ⁺
型エミッタ領域５とｐ^- 型コレクタ領域２との間が、不
純物濃度が低く、かつ幅が薄いｎ型の半導体領域で遮ら
れた状態となるので、その間でパンチスルーを起こしや
すくなるという問題が生じる。

【００２０】以上のように、従来は、トランジスタのエ
ミッタ・ベース間耐圧と、コレクタ・ベース間耐圧およ
びコレクタ・エミッタ間耐圧とはトレードオフ関係にあ
り、さらに、上記双方を改善しようとするとパンチスル
ーが発生しやすくなるという問題があった。

【００２１】なお、この問題はトランジスタのみに生じ
るものではなく、サイリスタにおいても同様であった。
本発明は上記問題を解決するものであり、その目的は逆
バイアス耐圧特性を向上させた半導体装置の製造方法を
提供することである。

【００２２】

【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、第１導電型の半導体基板にイオン打込
みによって第２導電型の不純物を所定深さに選択的に打
ち込み、また、上記イオン打込みによって不純物を導入
した位置の端部を取り囲む領域に対向する前記半導体基
板の表面に第２導電型の不純物を導入する。そして、上
記所定深さに打ち込まれた不純物と上記表面に導入され
た不純物とを熱拡散して、接続する第２導電型の半導体
領域を形成する。さらに、その半導体領域に囲まれた領
域の表面部に第１導電型の半導体領域を形成する請求項
２記載の半導体装置の製造方法は、第１導電型の半導体
基板の表面に第２導電型の半導体層を形成し、その半導
体層にイオン打ち込みによって第１導電型の不純物を所
定深さに選択的に打ち込み、また、上記イオン打込みに
よって不純物を導入した位置の端部を取り囲む領域に対
向する前記半導体基板の表面に第１導電型の不純物を導
入する。そして、上記所定深さに打ち込まれた不純物と
上記表面に導入された不純物とを熱拡散して、接続する
第１導電型の半導体領域を形成する。さらに、その半導
体領域に囲まれた領域の表面部に第２導電型の半導体領
域を形成する。

【００２３】

【作用】請求項１記載の半導体装置の製造方法におい
て、上記第１導電型の半導体領域（エミッタ，ＳＩＴで
はソース）の下部に位置する上記第２導電型の半導体領
域（第２ベース，ＳＩＴではチャネル）を形成するため
の不純物をイオン打込み法で注入するので、上記第２ベ
ース領域を所望の深さのみに所望の不純物濃度で形成す
るためには、イオン打込み加速電圧およびそのドーズ量
を制御すればよく、上記イオン打込みされた不純物を熱
拡散させるための時間には依存しない。

【００２４】この結果、上記第２ベース領域が表面には
形成されなくなるので、上記第１導電型のエミッタ領域
を、不純物濃度が高い第２導電型の半導体領域と接合す
ることなく形成できるようになり、エミッタ・ベース間
の逆バイアス耐圧が高くなる。

【００２５】また、上記イオン打込みされた不純物を熱
拡散させるための時間を増加させる必要がないので、第
１導電型の半導体基板（コレクタ，ＳＩＴではドレイ
ン）中の不純物が上記第２導電型の半導体領域（第１ベ
ース，ＳＩＴではゲート）付近にまで多量に拡散するこ
とはなく、コレクタ・ベース間の逆バイアス耐圧が高く
なる。

【００２６】さらに、上記第２ベース領域の不純物濃度
を所望の濃度に設定できるので、上記エミッタ領域と上
記コレクタ領域との間のパンチスルーに対する耐圧を高
くすることができる。

【００２７】なお、上記製造方法において、第２ベース
領域を形成するための不純物をイオン打込み法によって
注入する手法を、請求項１記載の半導体装置の製造方法
に適用すれば、同等な作用によって耐圧を高くする。

【００２８】

【実施例】以下、本発明の実施例を図１〜図６を参照し
ながら説明する。図１は、本発明の一実施例の縦構造ｐ
ｎｐ型トランジスタの断面図である。

【００２９】同図において、ｐ⁺ 型コレクタ領域１１の
表面にｐ^- 型コレクタ領域１２が形成されており、その
ｐ^- 型コレクタ領域１２の表面部にはｎ⁺ 型第１ベース
領域１３が互いに所定を隔てて形成されている。そし
て、上記ｎ⁺ 型第１ベース領域１３，１３間の表面部に
は、ｎ⁺ 型第１ベース領域１３から所定間隔を隔てて選
択的にｐ⁺ 型エミッタ領域１６が形成されており、さら
にそのｐ⁺ 型エミッタ領域１６を包むようにしてｐ^- 型
エミッタ周辺領域１５が形成されている。また、ｐ^- 型
エミッタ周辺領域１５の下部には、ｐ^- 型コレクタ領域
１２の表面から所定の深さの位置に、ｎ⁺ 型第１ベース
領域１３，１３どうしを接続するｎ^- 型第２ベース領域
１４が形成されている。

【００３０】上記領域が形成されているｐ^- 型コレクタ
領域１２の表面には、フィールド酸化膜１７が一様に形
成されており、ｎ⁺ 型第１ベース領域１３およびｐ⁺ 型
エミッタ領域１６の表面において、選択的に上記フィー
ルド酸化膜１７が除去されている。そして、そのフィー
ルド酸化膜１７が除去されている部分において、ｎ⁺型
第１ベース領域１３の表面にベース電極１８が形成され
ており、ｐ⁺ 型エミッタ領域１６の表面にエミッタ電極
１９が形成されている。また、ｐ⁺ 型コレクタ領域１１
の下面には、一様にコレクタ電極２０が形成されてい
る。

【００３１】次に、図１に示した上記トランジスタの製
造工程の一例を、図２（ａ）〜図２（ｅ）を参照しなが
ら説明する。まず、図２（ａ）に示すように、シリコン
半導体基板であるｐ⁺ 型コレクタ領域１１の表面にエピ
タキシャル成長によってｐ^- 型コレクタ領域１２を形成
する。そして、いったんｐ^- 型コレクタ領域１２の表面
に一様に酸化膜を形成した後、その酸化膜を選択的に除
去する。ここで、ｎ型不純物、たとえば砒素イオンを所
定加速電圧で加速し、上記酸化膜をマスクとしてｐ^- 型
コレクタ領域１２内の所望の深さに打ち込む。この後、
上記酸化膜を除去する。

【００３２】次に、ｐ^- 型コレクタ領域１２の表面に再
び一様に酸化膜を形成し、砒素イオンを打ち込んだ領域
の端部を取り囲む領域に対向する位置においてその酸化
膜を除去する。そして、図２（ｂ）に示すように、上記
酸化膜をマスクとして、たとえば砒素をｐ^- 型コレクタ
領域１２の表面近傍へ導入（堆積）する。この後、上記
酸化膜を除去する。なお、このｐ^- 型コレクタ領域１２
の表面近傍への不純物導入工程と、図２（ａ）でのイオ
ン打込み工程とは、順番が逆であってもよい。

【００３３】次の工程では、図２（ｃ）に示すように、
上述のようにして注入した不純物を熱拡散させる（ドラ
イブイン）。このドライブイン工程では、ｐ^- 型コレク
タ領域１２の表面近傍へ導入した不純物がｐ^- 型コレク
タ領域１２の内部へ拡散してｎ⁺ 型第１ベース領域１３
を形成し、所定の深さにイオン打込みされた不純物がそ
のｎ型領域の幅を広げるように拡散してｎ^- 型第２ベー
ス領域１４を形成する。そして、この拡散によってｎ⁺
型第１ベース領域１３とｎ^- 型第２ベース領域１４とを
接続し、ｎ⁺ 型第１ベース領域１３およびｎ^- 型第２ベ
ース領域１４によって囲まれる領域はｐ^- 型コレクタ領
域１２から分離される。この分離されたｐ^- 型の領域
を、ｐ^- 型エミッタ周辺領域１５とする。さらに、上記
領域が形成されているｐ^- 型コレクタ領域１２の表面に
は酸化膜を形成する。

【００３４】次に、図２（ｄ）に示すように、ｐ^- 型エ
ミッタ周辺領域１５の表面において上記酸化膜を選択的
に除去し、その酸化膜を除去した部分からｐ型不純物、
たとえばホウ素を拡散してｐ⁺ 型エミッタ領域１６を形
成する。

【００３５】最後に、フィールド酸化膜１７を一様に形
成し、ｎ⁺ 型第１ベース領域１３およびｐ⁺ 型エミッタ
領域１６の上部でそのフィールド酸化膜１７を選択的に
除去する。そして、図２（ｅ）に示すように、上記フィ
ールド酸化膜１７を除去した部分を介して、ｎ⁺ 型第１
ベース領域１３の表面にベース電極１８を形成し、ｐ ⁺
型エミッタ領域１６の表面にエミッタ電極１９を形成す
る。また、ｐ⁺ 型コレクタ領域１１の下面にはコレクタ
電極２０を形成する。

【００３６】次に、上述の工程によって製造した、図１
のｐｎｐ型トランジスタをＹ−Ｙ’線で切ったときの不
純物濃度分布を図３に示す。同図において、フィールド
酸化膜１７に接する領域には、ｐ^- 型エミッタ周辺領域
１５が形成されており、その右側（図１では下方）にｎ
^- 型第２ベース領域１４が形成されている。このよう
に、ｎ^- 型第２ベース領域１４を形成するための不純物
の注入を、ｐ^- 型コレクタ領域１２の表面から熱拡散に
よって行うのではなく、イオン打込み法によってｐ^- 型
コレクタ領域１２の表面から所定の深さのみに分布する
ようにしたので、ｐ⁺ 型エミッタ領域１６の周辺にはｎ
型の半導体領域は存在しない。

【００３７】したがって、図１に示すｐｎｐ型トランジ
スタのエミッタ・ベース間耐圧は、ｐ^- 型エミッタ周辺
領域１５とｎ⁺ 型第１ベース領域１３との間、またはｐ
^- 型エミッタ周辺領域１５とｎ^- 型第２ベース領域１４
との間のｐｎ接合における空乏層の広がりが問題となる
が、ｐ^- 型エミッタ周辺領域１５の不純物濃度は低くそ
の部分で空乏層が広がりやすいので、上記耐圧は高くな
る。また、従来の製造方法においては、ｎ^- 型第２ベー
ス領域１４を形成するためにｐ^- 型コレクタ領域１２の
表面近傍からの熱拡散した後に酸化処理を行っていたの
で、シリコン表面層とシリコン酸化膜との間での偏析に
よってｎ型の半導体領域のシリコン表面層の不純物濃度
の変化が問題となっていたが、本実施例においては、ｐ
⁺ 型エミッタ領域１６の周辺にはｎ型の半導体領域は存
在しないので、上記問題点を考慮する必要はない。

【００３８】さらに、本実施例においては、ｎ^- 型第２
ベース領域１４を形成するｐ^- 型コレクタ領域１２の表
面からの深さを、イオン打込みを行う砒素イオンの加速
電圧を制御することによって正確に決めることができ
る。したがって、上記ｎ^- 型第２ベース領域１４のｐ^-
型コレクタ領域１２の表面からの深さと、ｎ^- 型第２ベ
ース領域１４を所定深さにまでドライブインさせるため
の時間とは無関係となり、上記ドライブイン時間を、ｐ
⁺ 型コレクタ領域１１内の不純物がｐ^- 型コレクタ領域
１２へ多量に流入しない時間内で行うことが可能とな
る。このように、ｐ ⁺ 型コレクタ領域１１からｐ^- 型コ
レクタ領域１２への不純物の流入を少量に抑えることが
可能になると、ｐ^- 型コレクタ領域１２の不純物濃度は
低い状態のままであるので、ｐ^- 型コレクタ領域１２と
ｎ⁺ 型第１ベース領域１３との間での耐圧が高くなり、
コレクタ・ベース間耐圧およびコレクタ・エミッタ間耐
圧が高くなる。換言すれば、上記耐圧として所定の値を
確保したいとき、ｐ^- 型コレクタ領域１２の幅を薄く形
成することが可能となるので、トランジスタのＯＮ電圧
が小さくなる。

【００３９】また、本実施例においては、イオン打込み
を行う砒素イオンのドーズ量を制御することによって、
ｎ^- 型第２ベース領域１４の不純物濃度を決めることが
できる。したがって、ｎ^- 型第２ベース領域１４の不純
物濃度を制御して、エミッタ・コレクタ間のパンチスル
ーに対する耐圧を高くすることができる。そして、上記
ｎ^- 型第２ベース領域１４の不純物濃度の制御は、イオ
ン打込みにより他の領域の不純物濃度に影響を及ぼすこ
となく独立に行っているので、このことによってエミッ
タ・ベース間耐圧およびコレクタ・エミッタ間耐圧が低
下することはない。

【００４０】なお、上記実施例において、ｐ⁺ 型エミッ
タ領域１６とｎ^- 型第２ベース領域１４とが直接接続せ
ず、その間にｐ^- 型エミッタ周辺領域１５が形成されて
いるが、必要とするエミッタ・ベース間耐圧が比較的小
さいくてもよい場合には上記２つの領域１６，１４が接
触するように形成してもよい。

【００４１】次に、本発明の他の実施例を説明する。図
４は、本発明をｎｐｎ型トランジスタに適用したときの
断面構造を示す図である。同図におけるｎｐｎ型トラン
ジスタは、図１に示したｐｎｐ型トランジスタの各領域
の導電型を反転させて形成したものであり、その製造工
程は図２（ａ）〜図２（ｅ）に示した工程と同様であ
る。

【００４２】なお、図１および図４においては、バイポ
ーラ型のトランジスタを採り上げて説明を行ったが、本
発明は静電誘導トランジスタ（ＳＩＴ）にも適用可能で
ある。ＳＩＴにおいては、ソース領域の下部に位置する
チャネル領域を形成するための不純物注入を、イオン打
込みによって所定深さに所定量行う。

【００４３】図５は、本発明をサイリスタに適用したと
きの断面構造を示す図である。同図において、半導体基
板であるｎ⁺ 型アノード領域３１の上面にｐ^- 型ベース
領域３２が形成されており、そのｐ^- 型ベース領域３２
の表面部にはｎ⁺ 型第１ゲート領域３３が互いに所定を
隔てて形成されている。そして、上記ｎ⁺ 型第１ゲート
領域３３，３３間の表面部には、ｎ⁺ 型第１ゲート領域
３３から所定間隔を隔てて選択的にｐ⁺ 型カソード領域
３６が形成されており、さらにそのｐ⁺型カソード領域
３６を包むようにしてｐ^- 型カソード周辺領域３５が形
成されている。また、ｐ^- 型カソード周辺領域３５の下
部には、ｐ^- 型ベース領域３２の表面から所定の深さの
位置に、ｎ⁺ 型第１ゲート領域３３，３３どうしを接続
するｎ^- 型第２ゲート領域３４が形成されている。

【００４４】上記領域が形成されているｐ^- 型ベース領
域３２の表面には、フィールド酸化膜３７が一様に形成
されており、ｎ⁺ 型第１ゲート領域３３およびｐ⁺ 型カ
ソード領域３６の表面において、選択的に上記フィール
ド酸化膜３７が除去されている。そして、そのフィール
ド酸化膜３７が除去されている部分において、ｎ⁺ 型第
１ゲート領域３３の表面にゲート電極３８が形成されて
おり、ｐ⁺ 型カソード領域３６の表面にカソード電極３
９が形成されている。また、ｎ⁺ 型アノード領域３１の
下面には、一様にアノード電極４０が形成されている。

【００４５】また、図６は、図５に示すサイリスタの各
領域の導電型を反転させて形成したサイリスタの断面構
造を示す図である。図５および図６におけるサイリスタ
の製造工程は、基本的には図２（ａ）〜図２（ｅ）に示
した工程と同様である。ただし、トランジスタの製造に
おいては、図２（ａ）で、半導体基板上にその半導体基
板と同じ導電型の半導体領域を形成したが、サイリスタ
の製造においては、半導体基板上にその半導体基板と反
対の導電型の半導体領域を形成する。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
エミッタ領域下部に位置するベース領域を形成するため
の不純物の注入をイオン打込みで行っているので、上記
ベース領域を形成する深さおよびその不純物濃度を、他
の領域に影響を及ぼすことなく設定できるので、エミッ
タ・ベース間耐圧およびコレクタ・エミッタ間耐圧を共
に高くすることができる。また、静電誘導トランジス
タ，サイリスタにおいても同等の効果がえられる。

【図面の簡単な説明】

【図１】本発明の一実施例のｐｎｐ型トランジスタの断
面図である。

【図２】図１に示すｐｎｐ型トランジスタの概略製造工
程図である。

【図３】図１に示すｐｎｐ型トランジスタをＹ−Ｙ’線
で切断したときの不純物濃度分布を示す図である。

【図４】図１に示すｐｎｐ型トランジスタの各領域の導
電型を反転させたｎｐｎ型トランジスタの断面図であ
る。

【図５】本発明を適用したサイリスタの断面図である。

【図６】図５に示すサイリスタの各領域の導電型を反転
させたサイリスタの断面図である。

【図７】従来の製造方法によって製造されたｐｎｐ型ト
ランジスタの断面図である。

【図８】図７に示す従来のｐｎｐ型トランジスタの概略
製造工程図である。

【図９】図７に示すｐｎｐ型トランジスタをＸ−Ｘ’線
で切断したときの不純物濃度分布を示す図である。

【符号の説明】

１１ ｐ⁺ 型コレクタ領域 １２ ｐ^- 型コレクタ領域 １３ ｎ⁺ 型第１ベース領域 １４ ｎ^- 型第２ベース領域 １５ ｐ^- 型エミッタ周辺領域 １６ ｐ⁺ 型エミッタ領域 １７ フィールド酸化膜 １８ ベース電極 １９ エミッタ電極 ２０ コレクタ電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/74 Ｍ Ｑ 29/804 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｖ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板にイオン打込み
   によって第２導電型の不純物を所定深さに選択的に打ち
   込み、 該イオン打込みによって不純物を導入した位置の端部を
   取り囲む領域に対向する前記半導体基板の表面に第２導
   電型の不純物を導入し、 熱拡散して、前記所定深さに打ち込まれた不純物と前記
   表面に導入された不純物とを接続する第２導電型の半導
   体領域を形成し、 該半導体領域に囲まれた領域の表面部に第１導電型の半
   導体領域を形成することを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 第１導電型の半導体基板の表面に第２導
   電型の半導体層を形成し、 該半導体層にイオン打込みによって第１導電型の不純物
   を所定深さに選択的に打ち込み、 該イオン打込みによって不純物を導入した位置の端部を
   取り囲む領域に対向する前記半導体層の表面に第１導電
   型の不純物を導入し、 熱拡散して、前記所定深さに打ち込まれた不純物と前記
   表面に導入された不純物とを接続する第１導電型の半導
   体領域を形成し、 該半導体領域に囲まれた領域の表面部に第２導電型の半
   導体領域を形成することを特徴とする半導体装置の製造
   方法。