JPS6149257A - マイクロコンピユ−タへの入出力制御システムの結合方法 - Google Patents

マイクロコンピユ−タへの入出力制御システムの結合方法

Info

Publication number
JPS6149257A
JPS6149257A JP59170573A JP17057384A JPS6149257A JP S6149257 A JPS6149257 A JP S6149257A JP 59170573 A JP59170573 A JP 59170573A JP 17057384 A JP17057384 A JP 17057384A JP S6149257 A JPS6149257 A JP S6149257A
Authority
JP
Japan
Prior art keywords
input
output control
control module
main memory
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59170573A
Other languages
English (en)
Inventor
Sumio Ando
安藤 澄夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59170573A priority Critical patent/JPS6149257A/ja
Publication of JPS6149257A publication Critical patent/JPS6149257A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 こノ発明は、オペレーションシステム(” 下、osと
称する)の中核部と入出力制御システム(以下、l0C
I3と称する)とt王Bα憶装置(以下、主メモリと称
丁ゐ)上で結合(以下、リンクと称する)することによ
り、目的とするシ・ステムのハードウェア(以下いと称
する)構成の自由度を高くかつその変更操作を簡易迅速
に行ない得るようにし几マイクロコンピュータへの10
0Sのリンク方法に関する。
〔従来尋技術〕
従来、この種の方法として以下のような方法があつに0
すなわち、第4図に示す方法は、入出力制御モジュール
(1) 、 (2)−・・(n)’を読出し専用メモリ
(ROM)に収めて2き、ユーザプログラム(8)エフ
直接又は0S(4)を介して必要とする当該入出力制御
モジュールを呼び出し、その周辺装置の使用上可能とし
ていた。′!た、第5図に示す方法は、各制御モジュー
ル2工び08ijcn(’flオブジェクトファイル(
1a)、(2a) ”・(na)  および(4a)の
形式で提供し、こnらtシステム生成ユーテイリテ1(
5)ヲ介してリンクし、実行可能な形式のOSファイル
(0)とし、そしてこのOSファイル(6)全初期プロ
グラムローダ(工n1tial program 1o
aaer 、以下工PLと称する)操作にて生メモリ上
にロードした後、周辺装置との入出力処理が実行可能と
なつていた。
しかるに、第4図に示す方法では、入出力制御モジュー
ル(1) 、 (2)・・・(n)等多くの入出力制御
モジュールが王メモリに常駐する友めに多量のメモリ容
量を必要とするだけでになく、メモリ容量の制約から場
合I/cよっては、入出力制御モジュールCP)。
+Q1等ROMの差換え操作が必要となる等の不便があ
った。
一万、第5図に示す方法では、目的とするシステムのH
/Wオd成に適し7’(O8i8aできる利点があるが
、ティスフ上のオブジェクトラリンクする方法であるた
めにその操作が複雑かつ多大な処理時間全要する等の欠
点がらつ九。
〔発明のWt要〕
この公明は、上記のような従来のものの欠点゛を除去す
るためになさfLfcもので、システムの立上げ時、す
なわち工PL操咋時にO8と各入出力制御モジュールと
を主メモリ上で結合する工うにし、H/W構放に適し几
システムを簡単かつ短時間の操作で咋成し得るようにし
几マイクロコンピュータへの入出力制御システムの結合
方法を提供することを目的とする。
〔発明の実施例〕
以下に、この発明の一実施例を図について説明する。ま
ず、この発明では、特に次のような問題点を解決するこ
とに主眼を3いている。
すなわち、い構成に適し几OSを生成すること、しかも
この生成に、簡単な操作で短時間VC実行できるもので
ある。
次に第1図は、この発明の一実施例をブロック因で示し
たもので、図中、(A)i−[:、入出力制御モジュー
ル、(B)は、個別格納手段、(C)は、主記憶装置、
(D)i、オペレーションシステムの中核、(ト))f
l、 入出力制御モジュール(A)とオペレーションシ
ステム+Il+との主記憶装置(C)上での結合手段で
ある。こnらの構ff’に第2図に基づきさらに詳細に
述べる。
同図に2いてαO)は、目的システムのvv構成情報フ
ァイル、Q刀は、システム生成ユーティリティ、四は、
入出力制御モジュールファイル(12a ) 、 (1
2b)・・φ(12n)から構成さnる実行可能な形式
のファイル群である。
(+S)は、このシステムのローダ・モジュールであっ
て、この七ジュール08)がシステム立上げ時、すなわ
ち工PL時にO8と主メモリ眞)上に読み込ま几7c谷
入出力制御モジュール(13a)、 (13’b) ・
・・(13n)とをリンクするものである。
(14→は、OS中核ファイル″′Cあって、各入出力
制御モジュール(12a)、(12b)−・・(12n
)とのリンク部分のみ含まnて2v%実際の入出力制御
部分を含んでいない。
な2、図中、(14a)に、主メモリ(14上に読み込
ま才したOS中核部を示す。
次に、第3図のフローチャー)’を診照して上記構成の
作用全説明する。
■まず、(2−1)において、プートROMがローダ−
モジュールoat w主メモリー上)に読み込む。
■次に%  (2−2)において、ローダ・モジュール
リ32は、最初にOS中核ファイル04−JをO8中核
部(14a)として主メモリ(M)上に読み込む0■次
いでs (2−3)に2いて、ローダ・モジュールC1
9)は、H/’W構成情構成情報ルア1ルαQ、必要な
入出力制御モジュール(12a)、(12’b) ・・
・、(12n) 7iH識別する。
■(2−4)に2いて、ローダ・モジュール03)は、
指定された全入出力制御モジュールの主メモリ(M)上
へのロードが完了したか否かを判断し、YESならば、
  (2−5)に移りoSに分岐さぜる。
一方、Noと判断さfLf′Lば%(26)に2いて、
ローダ−モジュールCl5)にs VW4R成情報ファ
イル叫内°で指定さ几た入出力制御モジュールを入出力
制御モジュールファイル群(層内から主メモIJ (M
)上に読み込み、この読み込まn7c入出力制御七ジユ
ールに制御を渡す。
■読み込ま’A 7’(当該入出力制御モジュールは、
(2−7)に2いて、ローダ・モジュールαB)又lI
:r、O8中核ファイルC14? lE3のリンクル−
チンを呼び出し、主メモリー上でO8中核部(14a)
とのリンク処理を実行し、その後、ローダ・モジュール
(19>に制御を戻す。
■ローダ拳モジュール09)でにs  (2−8)に2
いて、p7vt z成情報ファイルα0)内に指定さn
た全ての入出力制御モジュールに対して、上記(2−4
)へ(2−7)の処理金繰り返し、その後O8K制御を
渡す。
な2、上記の方法では、次のような処理を容易に追加す
ることができ自由匹の高いシステムが実現できる。
■各入出カル1]御モジュールでは、ロータ”・モジュ
ール03)から制御が渡さn7’(ときに、必要ならば
該肖するH/W i初期化できる。
Oローダ・モジュールa印は% H/W構成情報ファイ
ルから全てのψ構成要素を認識し、各制御モジュールが
特定のメモリ領域を必要とした場合には、OS中核部(
14a)Bよびも入出力制御モジュール金主メモリ呵)
上で再配置することができる。
Oφ構成情報ファイルに追加情報を持ち、この情報を含
めて各制御モジュールに渡丁ことにエリ、各周辺装置の
論理装置番号るるいはその初期モード等を自由VC設定
することができる。
〔発明の効果〕
以上のように、この発明に1fLば、O8と入出力制御
モジュールとを工PL時に主メモリ上でリンクするとと
もにそのVW構成情報を特定のファイルに持つことによ
って、轟該VW構成情報ファイル全変更し簡易迅速に目
的とするシステム生成をなすことができる。
【図面の簡単な説明】
第1図、第2図は、この発明の一実施例?示すマイクロ
コンピュータへの人出力制御システムの結合方法を示す
ブロック図、第3図は上記方法を実施するためのフロー
チャート、  第4図、第5図は、そnぞ1従米方法を
示すブロック図である。 αO) : H/W構成情報ファイル ■:入出力制御モジエール・ファイル群(12a) y
 (12b) ・Φ・(12n) *入出力制御モジュ
ール α3)二ローダ・モジュール (1句=O8中核ファイル (M):主メモリ (13a)、(13’b) s** (13n) :王
メモリ眞)上に読み込まn7c入出力i′171J &
1 モジュール

Claims (1)

    【特許請求の範囲】
  1. マイクロコンピュータの各種周辺装置の入出力制御モジ
    ュールを別個のプログラム・ファイルとして格納する手
    段と、上記装置のオペレーションシステムと、上記装置
    の初期プログラムローダ時に上記入出力制御モジュール
    と上記オペレーションシステムの中核部とを主記憶装置
    上で結合する手段とを有することを特徴とするマイクロ
    コンピュータへの入出力制御システムの結合方法。
JP59170573A 1984-08-16 1984-08-16 マイクロコンピユ−タへの入出力制御システムの結合方法 Pending JPS6149257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59170573A JPS6149257A (ja) 1984-08-16 1984-08-16 マイクロコンピユ−タへの入出力制御システムの結合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59170573A JPS6149257A (ja) 1984-08-16 1984-08-16 マイクロコンピユ−タへの入出力制御システムの結合方法

Publications (1)

Publication Number Publication Date
JPS6149257A true JPS6149257A (ja) 1986-03-11

Family

ID=15907337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170573A Pending JPS6149257A (ja) 1984-08-16 1984-08-16 マイクロコンピユ−タへの入出力制御システムの結合方法

Country Status (1)

Country Link
JP (1) JPS6149257A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6330949A (ja) * 1986-07-25 1988-02-09 Nec Corp システム常駐ボリユ−ムドライバ分離イニシヤルプログラムロ−ド方式
JPH0511928A (ja) * 1991-07-01 1993-01-22 Melco:Kk 外部記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6330949A (ja) * 1986-07-25 1988-02-09 Nec Corp システム常駐ボリユ−ムドライバ分離イニシヤルプログラムロ−ド方式
JPH0511928A (ja) * 1991-07-01 1993-01-22 Melco:Kk 外部記憶装置

Similar Documents

Publication Publication Date Title
EP0144779B1 (en) Parallel processing computer
SU1515164A1 (ru) Устройство дл адресации к пам ти
JPS63291134A (ja) 論理集積回路
US3657736A (en) Method of assembling subroutines
JPS6149257A (ja) マイクロコンピユ−タへの入出力制御システムの結合方法
FI91107C (fi) Tietojenkäsittely-yksikkö
US5218706A (en) Data flow processor with next destination node determination
JPS62140137A (ja) Aluを用いたデータ保持方法
EP0020972A1 (en) Program controlled microprocessing apparatus
JPS59206970A (ja) マイクロプロセツサ
JPS5835635A (ja) メモリ制御回路
JPS62297954A (ja) メモリ制御方式
JPH0233173B2 (ja)
JPH04175924A (ja) 複数os実行方式
Methfessel Implementing an access and object oriented paradigm in a language that supports neither
JP2560693B2 (ja) デ−タフロ−型計算機のプログラムリンク方式
JPS58161056A (ja) マイクロプログラム制御装置
JPS6229813B2 (ja)
JPH04105299A (ja) マイクロ・コンピュータ
JPS6348688A (ja) メモリ装置
JPH0241792B2 (ja)
JPS6231386B2 (ja)
JPH04219879A (ja) 演算装置
JPH05205080A (ja) データ駆動形計算機における共有関数実行管理方式
JPH0310387A (ja) データ駆動型プロセッサのカラー拡張方式