JPS6149471A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6149471A JPS6149471A JP59172094A JP17209484A JPS6149471A JP S6149471 A JPS6149471 A JP S6149471A JP 59172094 A JP59172094 A JP 59172094A JP 17209484 A JP17209484 A JP 17209484A JP S6149471 A JPS6149471 A JP S6149471A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxidation
- base
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001133 acceleration Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000012535 impurity Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法、特に超高周波トランジ
スタの製造方法に関する。
スタの製造方法に関する。
（ロ）従来の技術
超高周波用トランジスタとしてしゃ断周波数を高くする
には微小な電極と狭いベース幅を必要とするが、ベース
幅を狭くすることはベース抵抗を高くしてトランジスタ
の性能指数を悪くする。
には微小な電極と狭いベース幅を必要とするが、ベース
幅を狭くすることはベース抵抗を高くしてトランジスタ
の性能指数を悪くする。
従来第２図（イ）に示すようなトランジスタでは、各領
域上の酸化膜０２を窓開けしてベース電極０３）、エミ
ッタ電極Ｑ４１を形成していた。このような場合、エミ
ッタ電極αａは上記窓穴を覆うために、ベース電極０３
）はエミッタ電極（１４１と短絡しないだけの距離をと
らなければならない。そのためにベース抵抗を低減する
のが困難であった。この問題を改良するために第２図（
ロ）に示した構造のトランジスタが提案されている。（
特許出願公告、昭５９−８４このトランジスタは、半導
体基板Ｃυにベース領域ｃ２つとエミッタ領域（ハ）を
形成した後、多結晶シリコン層を堆積する。次にこれを
パターニングすることによりエミッタ電極（２）を形成
し、酸化膜（ハ）で被膜する。次にこれをマスクとして
セルファライン法によりベース領域（２２１上の酸化膜
を除去してベース領域（２ｚ内に高濃度のベースコンタ
クト領域弼を形成する。この後、蒸着アルミニウムより
成るベース電極□□□を形成する。
域上の酸化膜０２を窓開けしてベース電極０３）、エミ
ッタ電極Ｑ４１を形成していた。このような場合、エミ
ッタ電極αａは上記窓穴を覆うために、ベース電極０３
）はエミッタ電極（１４１と短絡しないだけの距離をと
らなければならない。そのためにベース抵抗を低減する
のが困難であった。この問題を改良するために第２図（
ロ）に示した構造のトランジスタが提案されている。（
特許出願公告、昭５９−８４このトランジスタは、半導
体基板Ｃυにベース領域ｃ２つとエミッタ領域（ハ）を
形成した後、多結晶シリコン層を堆積する。次にこれを
パターニングすることによりエミッタ電極（２）を形成
し、酸化膜（ハ）で被膜する。次にこれをマスクとして
セルファライン法によりベース領域（２２１上の酸化膜
を除去してベース領域（２ｚ内に高濃度のベースコンタ
クト領域弼を形成する。この後、蒸着アルミニウムより
成るベース電極□□□を形成する。
斯る構造によれば、エミッタ電極＜２４）とベース電極
（５）間の距離を短絡しない最小の距離に設定でき、さ
らに高濃度のベースコンタクト領域（ホ）と相まつて最
小のベース抵抗を得ることができる。
（５）間の距離を短絡しない最小の距離に設定でき、さ
らに高濃度のベースコンタクト領域（ホ）と相まつて最
小のベース抵抗を得ることができる。
（ハ）発明が解決しようとする問題点
しかしながら、斯上した構造のトランジスタを形成する
ためＫはベースとエミッタを形成するのに４ｍ々（ＩＩ
）−ｒスフを必要とし、さらにベースコンタクト領域（
２６）を形成する時のマスクとなるエミッタ電極（２４
１を形成するのに複数の工程を必要とする。
ためＫはベースとエミッタを形成するのに４ｍ々（ＩＩ
）−ｒスフを必要とし、さらにベースコンタクト領域（
２６）を形成する時のマスクとなるエミッタ電極（２４
１を形成するのに複数の工程を必要とする。
そのため全工程数が多くなり、コスト高になるという欠
点があった。
点があった。
に）問題点を解決するだめの手段
本発明は斯上した欠点に鑑みてなされ、耐酸化性膜をマ
スクとして用いてセルファライン法でベースコンタクト
領域とベース領域を形成し、さらＫこれを用いて選択酸
化した後の酸化膜をマスクとしてセルファライン法でエ
ミッタ領域を形成することにより従来の欠点を除去する
ことにある。
スクとして用いてセルファライン法でベースコンタクト
領域とベース領域を形成し、さらＫこれを用いて選択酸
化した後の酸化膜をマスクとしてセルファライン法でエ
ミッタ領域を形成することにより従来の欠点を除去する
ことにある。
（ホ）作用
本発明によれば耐酸化性膜を直接的あるいは間接的にマ
スクとして用いることにより、単一のマスクでセルファ
ライン法によりトランジスタの各領域を微細に且つ正確
に簡単な工程で形成できる。
スクとして用いることにより、単一のマスクでセルファ
ライン法によりトランジスタの各領域を微細に且つ正確
に簡単な工程で形成できる。
（へ）実施例
第１図（イ）〜（ト）は本発明を工程順に示した断面図
である。
である。
本発明の第１の工程は第１図（イ）に示す如く、半導体
基板（１）表面に薄い酸化膜（２）を形成し、トランジ
スタのエミッタとなるべき領域上の酸化膜に耐酸化性膜
（３）を付着する工程である。半導体基板としてＮ型の
基板（１）を用い、薄い酸化膜（２）はあらかじめ基板
（１）表面に形成した比較的厚い酸化膜（２）をエツチ
ングしてトランジスタの形成される領域の基板（１）表
面を露出した後に熱酸化もしくはＣＶＤ法等で約３０Ｏ
Ａの厚さに形成する。耐酸化性膜（３）としては窒化シ
リコンを用い、これをＣＶＤ法等により約３０ＯＡの厚
さに堆積した後にパターニングしてトランジスタのエミ
ッタとなるべき領域上に幅約５μでエミッタと同形状の
シリコン窒化膜（３）を形成する。この時のパターニン
グは後の工程で形成するエミッタ領域に間接的にマスク
として作用するので、このトランジスタの特性を決める
非常に重要な工程となる。
基板（１）表面に薄い酸化膜（２）を形成し、トランジ
スタのエミッタとなるべき領域上の酸化膜に耐酸化性膜
（３）を付着する工程である。半導体基板としてＮ型の
基板（１）を用い、薄い酸化膜（２）はあらかじめ基板
（１）表面に形成した比較的厚い酸化膜（２）をエツチ
ングしてトランジスタの形成される領域の基板（１）表
面を露出した後に熱酸化もしくはＣＶＤ法等で約３０Ｏ
Ａの厚さに形成する。耐酸化性膜（３）としては窒化シ
リコンを用い、これをＣＶＤ法等により約３０ＯＡの厚
さに堆積した後にパターニングしてトランジスタのエミ
ッタとなるべき領域上に幅約５μでエミッタと同形状の
シリコン窒化膜（３）を形成する。この時のパターニン
グは後の工程で形成するエミッタ領域に間接的にマスク
として作用するので、このトランジスタの特性を決める
非常に重要な工程となる。
本発明の第２の工程は第１図の）に示す如く、シリコン
窒化膜（３１をマスクとしてイオン注入することにより
Ｐ 型のベースコンタクト領域（４）を形成する工程で
ある。不純物イオンとしてボロンを用い、これを加速電
圧１５ＫｅＶ程度で基板（１）表面に打込むと厚い酸化
膜（２）とシリコン窒化膜（３）はマスクとし作用する
が、薄い酸化膜（２）は通過するためこの領域の基板（
１）表面にベースコンタクト領域（４）を形成すること
ができる。この後第１図（ハ）に示す如く、熱処理によ
りベースコンタクト領域（４）を深さ２μ程度までドラ
イブインする。
窒化膜（３１をマスクとしてイオン注入することにより
Ｐ 型のベースコンタクト領域（４）を形成する工程で
ある。不純物イオンとしてボロンを用い、これを加速電
圧１５ＫｅＶ程度で基板（１）表面に打込むと厚い酸化
膜（２）とシリコン窒化膜（３）はマスクとし作用する
が、薄い酸化膜（２）は通過するためこの領域の基板（
１）表面にベースコンタクト領域（４）を形成すること
ができる。この後第１図（ハ）に示す如く、熱処理によ
りベースコンタクト領域（４）を深さ２μ程度までドラ
イブインする。
本発明の第３の工程は第１図に）に示す如く、第２の工
程より更に加速電圧を上げてイオン注入することにより
Ｐ型のベース領域（５）を形成する工程である。不純物
イオンとしてボロンを用い、これを加速電圧３５ＫｅＶ
程度で基板（１）表面に打込むと厚い酸化膜（２）はマ
スクとして作用するが、薄い酸化膜（２）とシリコン窒
化膜（３）及びシリコン窒化膜（３）の付着した領域の
薄い酸化膜（２）は通過して基板（１）表面に達する。
程より更に加速電圧を上げてイオン注入することにより
Ｐ型のベース領域（５）を形成する工程である。不純物
イオンとしてボロンを用い、これを加速電圧３５ＫｅＶ
程度で基板（１）表面に打込むと厚い酸化膜（２）はマ
スクとして作用するが、薄い酸化膜（２）とシリコン窒
化膜（３）及びシリコン窒化膜（３）の付着した領域の
薄い酸化膜（２）は通過して基板（１）表面に達する。
そのため第２の工程で不純物がドープされなかったシリ
コン電化膜（３）下の領域にベースコンタクト領域（４
）を接続するように浅くベース領域（５）を形成するこ
とができる。
コン電化膜（３）下の領域にベースコンタクト領域（４
）を接続するように浅くベース領域（５）を形成するこ
とができる。
本発明の第４の工程（よ第１図（ホ）（（示す如く、／
リコン窒化膜（３）をマスクとして選択酸化することに
よりシリコン窒化膜（３）が付着した領域以外の酸化膜
を厚（成長する工程である。シリコン窒化膜（３）が付
着した領域以外の酸化膜の厚さは少なくとも第５の工程
でイオン注入する際にマスクとじて作用する様に形成す
る。なおこの時に第３の工程で形成したペース領域（５
）のアニールと深さ０．３μ程度までドライブインする
工程とをかねる。
リコン窒化膜（３）をマスクとして選択酸化することに
よりシリコン窒化膜（３）が付着した領域以外の酸化膜
を厚（成長する工程である。シリコン窒化膜（３）が付
着した領域以外の酸化膜の厚さは少なくとも第５の工程
でイオン注入する際にマスクとじて作用する様に形成す
る。なおこの時に第３の工程で形成したペース領域（５
）のアニールと深さ０．３μ程度までドライブインする
工程とをかねる。
本発明の第５の工程は第１図（へ）に示す如く、シリコ
ン窒化膜（３）を除去してイオン注入することに＋ よりＮ 型のエミッタ領域（６）を形成する工程である
。シリコン窒化膜（３）は例えば熱リン酸等により除去
する。不純物イオンとしてヒ素もしくはアンチモン等の
Ｎ型不純物を用い、これを加速電圧２０ＫｅＶ程度で基
板（１）表面に打込むとシリコン窒化膜（３）を除去し
た跡の酸化膜は通過するがその他の領域では厚い酸化膜
がマスクとして働く。そのためペース領域（５）内に深
さ約０．１μのエミッタ領域（６）を形成できる。
ン窒化膜（３）を除去してイオン注入することに＋ よりＮ 型のエミッタ領域（６）を形成する工程である
。シリコン窒化膜（３）は例えば熱リン酸等により除去
する。不純物イオンとしてヒ素もしくはアンチモン等の
Ｎ型不純物を用い、これを加速電圧２０ＫｅＶ程度で基
板（１）表面に打込むとシリコン窒化膜（３）を除去し
た跡の酸化膜は通過するがその他の領域では厚い酸化膜
がマスクとして働く。そのためペース領域（５）内に深
さ約０．１μのエミッタ領域（６）を形成できる。
本発明の第６の工程は第１図（ト）に示す如く、ベース
コンタクト領域（４）とエミッタ領域（６）上の酸化膜
（２）を窓開けし、周知の蒸着技術等を用いて蒸着アル
ミニウムよりなる金属電極（７）を形成する工程である
。
コンタクト領域（４）とエミッタ領域（６）上の酸化膜
（２）を窓開けし、周知の蒸着技術等を用いて蒸着アル
ミニウムよりなる金属電極（７）を形成する工程である
。
本発明によれば、シリコン窒化膜（３）をマスクを用い
てパターニングすればトランジスタの各領域はこれを直
接的もしくは間接的にマスクとしたセルファライン方式
により形成できる。このことはペース領域（５）とエミ
ッタ領域（６）を微細に且つ正確 ゛にしか
も簡単に形成することが可能になる。微細に且つ正確に
形成できることはエミッタ接合容量を小さくすることが
でき、またペース端子取出しは高濃度のベースコンタク
ト領域（４）を介して取り出すので金属電極（７）との
良好なオーミック接触と相まって最小のベース抵抗を得
ることができる。
てパターニングすればトランジスタの各領域はこれを直
接的もしくは間接的にマスクとしたセルファライン方式
により形成できる。このことはペース領域（５）とエミ
ッタ領域（６）を微細に且つ正確 ゛にしか
も簡単に形成することが可能になる。微細に且つ正確に
形成できることはエミッタ接合容量を小さくすることが
でき、またペース端子取出しは高濃度のベースコンタク
ト領域（４）を介して取り出すので金属電極（７）との
良好なオーミック接触と相まって最小のベース抵抗を得
ることができる。
これらの事により、エミッタ接合容量が小さくベース抵
抗の低いトランジスタが簡単な工程で容易に得ることが
できる。
抗の低いトランジスタが簡単な工程で容易に得ることが
できる。
（ト）発明の効果
本発明によればエミッタ接合容量が小さく、且つベース
抵抗の低いトランジスタを簡単な工程で得ることができ
る。このことは、高電流増幅率でしかも高周波特性の優
れたＳ／Ｎ比の良い超高周波用トランジスタが得られる
ことになり、さらにセルファライン方式を用いてマスク
回数を減らしたことからコストの低減を図ることができ
る。従って安価で特性優良な超高周波用トランジスタを
提供することができる。
抵抗の低いトランジスタを簡単な工程で得ることができ
る。このことは、高電流増幅率でしかも高周波特性の優
れたＳ／Ｎ比の良い超高周波用トランジスタが得られる
ことになり、さらにセルファライン方式を用いてマスク
回数を減らしたことからコストの低減を図ることができ
る。従って安価で特性優良な超高周波用トランジスタを
提供することができる。
第１図（イ）〜（ト）は本発明の各工程を工程順に示し
た断面図、第２図（イ）は従来例を示した断面図で、第
２図（ロ）は電極を改良した従来例を示した断面図であ
る。 主な図番の説明 （１）は半導体基板、 （２）は薄い酸化膜、 （３）
はシリコン窒化膜である。
た断面図、第２図（イ）は従来例を示した断面図で、第
２図（ロ）は電極を改良した従来例を示した断面図であ
る。 主な図番の説明 （１）は半導体基板、 （２）は薄い酸化膜、 （３）
はシリコン窒化膜である。
Claims (1)
- （１）一導電型半導体基板表面に薄い酸化膜を形成し、
トランジスタのエミッタとなるべき領域上の前記酸化膜
上に耐酸化性膜を付着する工程と、前記耐酸化性膜をマ
スクとしてイオン注入することにより前記半導体基板表
面に前記耐酸化性膜下の領域を除いて逆導電型のベース
コンタクト領域を形成する工程と、該ベースコンタクト
領域を形成する時より加速電圧を上げてイオン注入する
ことにより前記耐酸化性膜下の前記半導体基板表面に前
記ベースコンタクト領域と隣接して逆導電型のベース領
域を浅く形成する工程と、前記耐酸化性膜をマスクとし
て選択酸化することにより他の領域の酸化膜を厚くする
工程と、前記耐酸化性膜を除去してイオン注入する事に
より前記ベース領域内に一導電型のエミッタ領域を形成
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172094A JPS6149471A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172094A JPS6149471A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149471A true JPS6149471A (ja) | 1986-03-11 |
Family
ID=15935427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59172094A Pending JPS6149471A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149471A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5678869A (en) * | 1995-06-01 | 1997-10-21 | Mitsui Kinzoku Kogyo Kabushiki Kaisha | Switch for detecting full-latch condition in vehicle door latch device |
| US6264253B1 (en) | 1997-08-27 | 2001-07-24 | Ohi Seisakusho Co., Ltd. | Door lock apparatus provided with a sensing switch |
| US6428059B2 (en) | 2000-02-29 | 2002-08-06 | Ohi Seisakusho Co., Ltd. | Latch detector for automotive door locks |
| DE102005014137B4 (de) * | 2004-03-30 | 2016-02-11 | Mitsui Kinzoku Act Corp. | Türverriegelungssystem |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010579A (ja) * | 1973-05-25 | 1975-02-03 | ||
| JPS5420675A (en) * | 1977-07-18 | 1979-02-16 | Toshiba Corp | Production of semiconductor device |
| JPS58105571A (ja) * | 1981-12-17 | 1983-06-23 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1984
- 1984-08-17 JP JP59172094A patent/JPS6149471A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010579A (ja) * | 1973-05-25 | 1975-02-03 | ||
| JPS5420675A (en) * | 1977-07-18 | 1979-02-16 | Toshiba Corp | Production of semiconductor device |
| JPS58105571A (ja) * | 1981-12-17 | 1983-06-23 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5678869A (en) * | 1995-06-01 | 1997-10-21 | Mitsui Kinzoku Kogyo Kabushiki Kaisha | Switch for detecting full-latch condition in vehicle door latch device |
| US6264253B1 (en) | 1997-08-27 | 2001-07-24 | Ohi Seisakusho Co., Ltd. | Door lock apparatus provided with a sensing switch |
| US6428059B2 (en) | 2000-02-29 | 2002-08-06 | Ohi Seisakusho Co., Ltd. | Latch detector for automotive door locks |
| DE102005014137B4 (de) * | 2004-03-30 | 2016-02-11 | Mitsui Kinzoku Act Corp. | Türverriegelungssystem |
| DE102005063378B4 (de) * | 2004-03-30 | 2018-11-15 | Mitsui Kinzoku Act Corp. | Türverriegelungssystem |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3865649A (en) | Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate | |
| JPS629671A (ja) | 半導体装置の製法 | |
| US4375717A (en) | Process for producing a field-effect transistor | |
| US4076557A (en) | Method for providing semiconductor devices | |
| JPS6255930A (ja) | 半導体装置の製造方法 | |
| US5202573A (en) | Dual anode mos scr with anti crosstalk collecting region | |
| JPS6149471A (ja) | 半導体装置の製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JP2002043324A (ja) | 高周波半導体装置およびその製造方法 | |
| JP2557840B2 (ja) | 半導体装置の製造法 | |
| JPS5843574A (ja) | 電界効果トランジスタ | |
| JP2602490B2 (ja) | 半導体装置の製造方法 | |
| JPH01140667A (ja) | 半導体装置 | |
| JPS5987860A (ja) | 高周波トランジスタ | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPH0571191B2 (ja) | ||
| JPS60262465A (ja) | プレ−ナ型トランジスタの製造方法 | |
| JPH1056137A (ja) | アナログポリキャパシター製造方法 | |
| JPS60167470A (ja) | 半導体装置の製造方法 | |
| JPH0616510B2 (ja) | 半導体装置の製造方法 | |
| JPH01103868A (ja) | 半導体装置およびその製造方法 | |
| JPH08236542A (ja) | 絶縁ゲート形サイリスタの製造方法 | |
| JPS62243360A (ja) | 半導体装置の製造方法 | |
| JPH0550856B2 (ja) | ||
| JPH02256242A (ja) | 半導体装置およびその製造方法 |