JPS6149697B2 - - Google Patents
Info
- Publication number
- JPS6149697B2 JPS6149697B2 JP53125074A JP12507478A JPS6149697B2 JP S6149697 B2 JPS6149697 B2 JP S6149697B2 JP 53125074 A JP53125074 A JP 53125074A JP 12507478 A JP12507478 A JP 12507478A JP S6149697 B2 JPS6149697 B2 JP S6149697B2
- Authority
- JP
- Japan
- Prior art keywords
- requests
- request
- signal
- priority
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は複数の装置からの要求をある定められ
た優先順位に従つて受付ける情報処理装置に関す
る。
た優先順位に従つて受付ける情報処理装置に関す
る。
従来、この種の情報処理装置は、ある定められ
た優先順位に従つて、複数の装置からの要求を受
付けるように構成されているために、優先順位の
低い装置の要求がいつまでも受付けられないとい
う性質を有しており、従つて、情報処理装置に受
付けられる装置がかたよつてしまうという欠点が
あつた。
た優先順位に従つて、複数の装置からの要求を受
付けるように構成されているために、優先順位の
低い装置の要求がいつまでも受付けられないとい
う性質を有しており、従つて、情報処理装置に受
付けられる装置がかたよつてしまうという欠点が
あつた。
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、受付けられた要
求元の装置よりも低い優先順位の装置からの要求
があるかどうかを検出する手段と、その判定結果
によりカウントアツプするかリセツトするかを判
定する手段をもち、カウント値があらかじめ決定
されている値をこえるとその時点で要求を出して
いるすべての装置の要求を受付け保持し、保持中
の要求がすべて処理されるまで新たな要求を受付
けないようにして上記欠点を解決し、優先順位の
低い装置の受付け処理も平均化して実施できる新
規な情報処理装置を提供することにある。
であり、従つて本発明の目的は、受付けられた要
求元の装置よりも低い優先順位の装置からの要求
があるかどうかを検出する手段と、その判定結果
によりカウントアツプするかリセツトするかを判
定する手段をもち、カウント値があらかじめ決定
されている値をこえるとその時点で要求を出して
いるすべての装置の要求を受付け保持し、保持中
の要求がすべて処理されるまで新たな要求を受付
けないようにして上記欠点を解決し、優先順位の
低い装置の受付け処理も平均化して実施できる新
規な情報処理装置を提供することにある。
即ち、本発明によれば、複数の装置からの要求
をあらかじめ決定された優先順位に従つて受付け
て処理する情報処理装置において、ある装置から
の要求を受付ける時に該装置の優先順位より低い
優先順位の装置からの要求があることを検出する
手段と、該検出手段により検出された回数をカウ
ントしてそのカウント値を記憶する手段と、前記
検出手段により検出されなかつた場合に前記記憶
手段に記憶されているカウント値を初期値にもど
す手段と、前記記憶されているカウント値がある
一定の値を越えた場合に要求を検出しているすべ
ての装置からの要求を受付け保持する手段と、前
記保持手段により保持中のすべての要求の処理が
終了するまで新たな要求の受付けを禁止する手段
とを有することを特徴とする情報処理装置、が与
えられる。
をあらかじめ決定された優先順位に従つて受付け
て処理する情報処理装置において、ある装置から
の要求を受付ける時に該装置の優先順位より低い
優先順位の装置からの要求があることを検出する
手段と、該検出手段により検出された回数をカウ
ントしてそのカウント値を記憶する手段と、前記
検出手段により検出されなかつた場合に前記記憶
手段に記憶されているカウント値を初期値にもど
す手段と、前記記憶されているカウント値がある
一定の値を越えた場合に要求を検出しているすべ
ての装置からの要求を受付け保持する手段と、前
記保持手段により保持中のすべての要求の処理が
終了するまで新たな要求の受付けを禁止する手段
とを有することを特徴とする情報処理装置、が与
えられる。
次に本発明をその良好な一実施例について図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
本発明は第１図に示すように、例えば、周辺制
御装置又は端末装置等の複数の装置２−１，２−
２，………２−ｎからの要求をある優先順位に従
つて受付けて処理する情報処理装置１に適用され
るものであり、例えば、情報処理装置１は、チヤ
ネル制御装置に、また複数の装置２−１，２−
２，………２−ｎはチヤネル装置に対応づけられ
る。
御装置又は端末装置等の複数の装置２−１，２−
２，………２−ｎからの要求をある優先順位に従
つて受付けて処理する情報処理装置１に適用され
るものであり、例えば、情報処理装置１は、チヤ
ネル制御装置に、また複数の装置２−１，２−
２，………２−ｎはチヤネル装置に対応づけられ
る。
第２図は本発明の一実施例を示すブロツク構成
図である。第２図において、本発明に係る情報処
理装置の一実施例は、複数のチヤネルからの要求
信号３０１，３０２………３０３と、カウンタ出
力信号３１９とあらかじめ設定された値を示す信
号３２４の一致をとる一致回路１０８の一致出力
信号３２０とANDをとるANDゲート２０１，２
０２，………２０３と、ANDゲート２０１，２
０２，………２０３の出力信号３０７，３０８，
………３０９によりセツトされ、該当チヤネルへ
の受付け信号３２１，３２２，………３２３によ
りリセツトされるフリツプフロツプ２０４，２０
５，………２０６と、要求信号３０１，３０２，
………３０３と、フリツプフロツプ２０４，２０
５，………２０６の出力信号３２５，３２６，…
……３２７をフリツプフロツプ２０８の出力信号
３１８に従つて選択する選択回路１０１と、選択
回路１０１の出力信号３０４，３０５，………３
０６をあらかじめ設定されている優先順位に従つ
て優先選択し、選択したチヤネル番号を信号３１
１により出力する優先選択回路１０２と、優先選
択回路１０２で選択されたチヤネルより低い優先
順位のチヤネルからの要求がある時にカウントア
ツプ用信号３１５を出力し、且つない時にはリセ
ツト信号３１６を出力する優先選択判定部１０３
と、処理部１０９からのセツト信号３２８に従つ
てチヤネル番号をセツトし保持するレジスタ１０
４と、優先選択回路１０２の出力信号３１０およ
びレジスタ１０４の出力信号３１２により受付け
た要求の処理を実行する処理部１０９と、カウン
トアツプ信号３１５と処理部１０９からのタイミ
ング信号３２９のANDをとるANDゲート２０９
と、ANDゲート２０９の出力によりカウントア
ツプされ、且つリセツト信号３１６によりリセツ
トされるカウンタ１０７と、リセツト信号３１６
とフリツプフロツプ２０８の出力３１８のAND
をとるANDゲート２０７と、一致回路１０８の
一致出力信号３２０によりセツトされ、ANDゲ
ート２０７の出力信号３１７によりリセツトされ
るフリツプフロツプ２０８とから構成される。
図である。第２図において、本発明に係る情報処
理装置の一実施例は、複数のチヤネルからの要求
信号３０１，３０２………３０３と、カウンタ出
力信号３１９とあらかじめ設定された値を示す信
号３２４の一致をとる一致回路１０８の一致出力
信号３２０とANDをとるANDゲート２０１，２
０２，………２０３と、ANDゲート２０１，２
０２，………２０３の出力信号３０７，３０８，
………３０９によりセツトされ、該当チヤネルへ
の受付け信号３２１，３２２，………３２３によ
りリセツトされるフリツプフロツプ２０４，２０
５，………２０６と、要求信号３０１，３０２，
………３０３と、フリツプフロツプ２０４，２０
５，………２０６の出力信号３２５，３２６，…
……３２７をフリツプフロツプ２０８の出力信号
３１８に従つて選択する選択回路１０１と、選択
回路１０１の出力信号３０４，３０５，………３
０６をあらかじめ設定されている優先順位に従つ
て優先選択し、選択したチヤネル番号を信号３１
１により出力する優先選択回路１０２と、優先選
択回路１０２で選択されたチヤネルより低い優先
順位のチヤネルからの要求がある時にカウントア
ツプ用信号３１５を出力し、且つない時にはリセ
ツト信号３１６を出力する優先選択判定部１０３
と、処理部１０９からのセツト信号３２８に従つ
てチヤネル番号をセツトし保持するレジスタ１０
４と、優先選択回路１０２の出力信号３１０およ
びレジスタ１０４の出力信号３１２により受付け
た要求の処理を実行する処理部１０９と、カウン
トアツプ信号３１５と処理部１０９からのタイミ
ング信号３２９のANDをとるANDゲート２０９
と、ANDゲート２０９の出力によりカウントア
ツプされ、且つリセツト信号３１６によりリセツ
トされるカウンタ１０７と、リセツト信号３１６
とフリツプフロツプ２０８の出力３１８のAND
をとるANDゲート２０７と、一致回路１０８の
一致出力信号３２０によりセツトされ、ANDゲ
ート２０７の出力信号３１７によりリセツトされ
るフリツプフロツプ２０８とから構成される。
上記各ブロツク構成のうち、選択回路１０１は
例えばマルチプレクサ又はゲート回路により構成
され、優先選択回路は市販されている周知の集積
回路により構成でき、また、処理部１０９も周知
の回路である。優先選択判定部１０３は、ある装
置からの要求を受ける時に該装置の優先順位より
低い優先順位の装置からの要求があることを検出
する機能を有し、優先選択回路１０２を構成する
集積回路と同様の集積回路を逆に接続して優先順
位の低い要求信号を優先的に選択する様に構成さ
れ、上記の如く構成された回路によつて選択され
た要求信号をセツトするレジスタと、該レジスタ
の出力とレジスタ１０４の出力とを比較する比較
回路とを併せ持つ回路構成となつている。しかし
て、第２図のカウントアツプ信号３１５が有効に
なるときは、優先選択回路１０２で選択されてい
る信号よりも優先順位の低い信号が優先選択判定
部１０３により検出されている時（前記比較回路
の比較結果が不一致の時）であり、リセツト信号
３１６が有効になるときは、前記比較回路の比較
結果が一致する時、即ち、優先選択回路１０２で
選択された信号と優先選択判定部１０３で選択さ
れた信号が同一、つまり、優先順位の低い信号が
検出されない時である。
例えばマルチプレクサ又はゲート回路により構成
され、優先選択回路は市販されている周知の集積
回路により構成でき、また、処理部１０９も周知
の回路である。優先選択判定部１０３は、ある装
置からの要求を受ける時に該装置の優先順位より
低い優先順位の装置からの要求があることを検出
する機能を有し、優先選択回路１０２を構成する
集積回路と同様の集積回路を逆に接続して優先順
位の低い要求信号を優先的に選択する様に構成さ
れ、上記の如く構成された回路によつて選択され
た要求信号をセツトするレジスタと、該レジスタ
の出力とレジスタ１０４の出力とを比較する比較
回路とを併せ持つ回路構成となつている。しかし
て、第２図のカウントアツプ信号３１５が有効に
なるときは、優先選択回路１０２で選択されてい
る信号よりも優先順位の低い信号が優先選択判定
部１０３により検出されている時（前記比較回路
の比較結果が不一致の時）であり、リセツト信号
３１６が有効になるときは、前記比較回路の比較
結果が一致する時、即ち、優先選択回路１０２で
選択された信号と優先選択判定部１０３で選択さ
れた信号が同一、つまり、優先順位の低い信号が
検出されない時である。
次に、チヤネル番号CH0、CH1、………、CH
（ｎ−１）の要求が頻発してチヤネルCHnの要求
が待たされている状態の場合の動作を第２図を参
照して説明する（但し、受付け時の優先順位は、
CH0＞CH1＞………CHnとする）。
（ｎ−１）の要求が頻発してチヤネルCHnの要求
が待たされている状態の場合の動作を第２図を参
照して説明する（但し、受付け時の優先順位は、
CH0＞CH1＞………CHnとする）。
チヤネルCH0………ｎ−１の要求が頻発し、チ
ヤネルCH0………ｎ−１の要求のうち１つ以上が
常に有効となつている状態では、チヤネルCHn
の要求は受付けられず、レジスタ１０４で保持さ
れるチヤネル番号は０………ｎ−１となる。
ヤネルCH0………ｎ−１の要求のうち１つ以上が
常に有効となつている状態では、チヤネルCHn
の要求は受付けられず、レジスタ１０４で保持さ
れるチヤネル番号は０………ｎ−１となる。
優先選択判定部１０３では、チヤネル番号ｎが
いつも検出されてカウントアツプ信号３１５が有
効となり、処理部１０９からのタイミング信号３
２９が発生するごとにカウンタ１０７はカウント
アツプされる。カウンタ１０７の値があらかじめ
設定された値を示す信号３２４と一致すると、一
致信号３２０はフリツプフロツプ２０８をセツト
し、同時にその時点でのチヤネルからの要求信号
をフリツプフロツプ２０４，２０５，………２０
６にセツトし、セレクタ１０１では、フリツプフ
ロツプ２０４，２０５，………２０６の出力をセ
レクトする。フリツプフロツプ２０４，２０５，
………２０６にセツトされた要求信号を優先選択
回路１０２で１つずつ選択し、処理部１０９で処
理するごとに該当チヤネルに対応するフリツプフ
ロツプ２０４，２０５，………２０６をリセツト
し、最後にチヤネル番号CHnに対応するフリツ
プフロツプ２０６のみが有効になつた時にリセツ
ト信号３１６が有効となり、該リセツト信号３１
６はカウンタ１０７をリセツトすると共に、フリ
ツプフロツプ２０８をリセツトし、最後にフリツ
プフロツプ２０６がリセツトされて、チヤネルか
らの要求信号３０１，３０２，………３０３をセ
レクトする状態になる。
いつも検出されてカウントアツプ信号３１５が有
効となり、処理部１０９からのタイミング信号３
２９が発生するごとにカウンタ１０７はカウント
アツプされる。カウンタ１０７の値があらかじめ
設定された値を示す信号３２４と一致すると、一
致信号３２０はフリツプフロツプ２０８をセツト
し、同時にその時点でのチヤネルからの要求信号
をフリツプフロツプ２０４，２０５，………２０
６にセツトし、セレクタ１０１では、フリツプフ
ロツプ２０４，２０５，………２０６の出力をセ
レクトする。フリツプフロツプ２０４，２０５，
………２０６にセツトされた要求信号を優先選択
回路１０２で１つずつ選択し、処理部１０９で処
理するごとに該当チヤネルに対応するフリツプフ
ロツプ２０４，２０５，………２０６をリセツト
し、最後にチヤネル番号CHnに対応するフリツ
プフロツプ２０６のみが有効になつた時にリセツ
ト信号３１６が有効となり、該リセツト信号３１
６はカウンタ１０７をリセツトすると共に、フリ
ツプフロツプ２０８をリセツトし、最後にフリツ
プフロツプ２０６がリセツトされて、チヤネルか
らの要求信号３０１，３０２，………３０３をセ
レクトする状態になる。
以上のように動作することにより、最低の優先
順位をもつチヤネルに対しても、ある周期で必ず
サービスができるようになり、サービスの平均化
がはかれる。
順位をもつチヤネルに対しても、ある周期で必ず
サービスができるようになり、サービスの平均化
がはかれる。
本発明によれば、以上説明したように、複数装
置からの要求をある優先順位に従つて受付ける時
に、受付けられる装置よりも低い優先順位の装置
からの要求があることを検出する手段と、検出し
た回数をカウントし、そのカウント値を記憶する
手段と、記憶中のカウント値がある一定値を越え
た場合に、すべての要求を受付け保持する手段
と、保持中のすべての要求の処理が終了するまで
新たな要求を受付けない手段を有することによ
り、優先順位に従つて処理され、かつ、低い優先
順位の装置へも平均化してサービスできるという
効果が得られる。
置からの要求をある優先順位に従つて受付ける時
に、受付けられる装置よりも低い優先順位の装置
からの要求があることを検出する手段と、検出し
た回数をカウントし、そのカウント値を記憶する
手段と、記憶中のカウント値がある一定値を越え
た場合に、すべての要求を受付け保持する手段
と、保持中のすべての要求の処理が終了するまで
新たな要求を受付けない手段を有することによ
り、優先順位に従つて処理され、かつ、低い優先
順位の装置へも平均化してサービスできるという
効果が得られる。
以上本発明はその良好な一実施例について説明
されたが、それは単なる例示的なものであり、こ
こで説明された実施例によつてのみ本願発明が限
定されるものでないことは勿論である。
されたが、それは単なる例示的なものであり、こ
こで説明された実施例によつてのみ本願発明が限
定されるものでないことは勿論である。
第１図は本発明が適用される情報処理装置のブ
ロツク図、第２図は本発明の一実施例を示すブロ
ツク構成図である。 １……情報処理装置、２−１，………２−ｎ…
…周辺制御装置、端末装置等の装置、１０１……
選択回路、１０２……優先選択回路、１０３……
優先選択判定部、１０４……レジスタ、１０７…
…カウンタ、１０８……一致回路、１０９……処
理部、２０１，２０２，２０３，２０７，２０９
……ANDゲート、２０４，２０５，２０６，２
０８……フリツプフロツプ。
ロツク図、第２図は本発明の一実施例を示すブロ
ツク構成図である。 １……情報処理装置、２−１，………２−ｎ…
…周辺制御装置、端末装置等の装置、１０１……
選択回路、１０２……優先選択回路、１０３……
優先選択判定部、１０４……レジスタ、１０７…
…カウンタ、１０８……一致回路、１０９……処
理部、２０１，２０２，２０３，２０７，２０９
……ANDゲート、２０４，２０５，２０６，２
０８……フリツプフロツプ。
Claims (1)
- １ 複数の装置からの要求をあらかじめ決定され
た優先順位に従つて受付けて処理する情報処理装
置において、ある装置からの要求を受付ける時に
該装置の優先順位より低い優先順位の装置からの
要求があることを検出する手段と、該検出手段に
より検出された回数をカウントしてそのカウント
値を記憶する手段と、前記検出手段により検出さ
れなかつた場合に前記記憶手段に記憶されている
カウント値を初期値にもどす手段と、前記記憶さ
れているカウント値がある一定の値を越えた場合
に要求を出しているすべての装置からの要求を受
付け保持する手段と、前記保持手段により保持中
のすべての要求の処理が終了するまで新たな要求
の受付けを禁止する手段とを有することを特徴と
する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12507478A JPS5552153A (en) | 1978-10-13 | 1978-10-13 | Informaton processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12507478A JPS5552153A (en) | 1978-10-13 | 1978-10-13 | Informaton processing unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5552153A JPS5552153A (en) | 1980-04-16 |
| JPS6149697B2 true JPS6149697B2 (ja) | 1986-10-30 |
Family
ID=14901168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12507478A Granted JPS5552153A (en) | 1978-10-13 | 1978-10-13 | Informaton processing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5552153A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS576925A (en) * | 1980-06-16 | 1982-01-13 | Hitachi Ltd | Priority selecting circuit |
| JPS5764867A (en) * | 1980-10-08 | 1982-04-20 | Nec Corp | Processing system of cyclic multiplex queue |
| JPS63221432A (ja) * | 1987-03-11 | 1988-09-14 | Fujitsu Ltd | コンピユ−タ |
| JPH0731623B2 (ja) * | 1987-11-06 | 1995-04-10 | ハネイウェル・ブル・インコーポレーテッド | ロックアウト防止回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104232A (ja) * | 1975-03-12 | 1976-09-14 | Hitachi Ltd | |
| JPS52141148A (en) * | 1976-05-19 | 1977-11-25 | Toshiba Corp | Optimizing information control system |
-
1978
- 1978-10-13 JP JP12507478A patent/JPS5552153A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5552153A (en) | 1980-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0106879B1 (en) | Method and apparatus for limiting bus utilization | |
| JPS6150329B2 (ja) | ||
| US3543246A (en) | Priority selector signalling device | |
| JPS6149697B2 (ja) | ||
| US6321309B1 (en) | Memory arbitration scheme with circular sequence register | |
| US5719932A (en) | Signal-recognition arrangement using cadence tables | |
| RU2035065C1 (ru) | Устройство пакетной обработки запросов | |
| SU898435A1 (ru) | Устройство дл обслуживани запросов | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| SU1471192A1 (ru) | Устройство дл приоритетного обслуживани запросов | |
| US3958086A (en) | Telephone-signal receiver for switching exchanges having centralized logic circuits | |
| SU1061142A1 (ru) | Устройство запуска программ | |
| SU1562913A1 (ru) | Устройство дл обслуживани группы запросов | |
| SU1564649A1 (ru) | Многоканальное устройство дл регистрации аналоговых и цифровых сигналов | |
| SU1180894A1 (ru) | Многоканальное устройство приоритета | |
| JP2884764B2 (ja) | シグナルプロセッサ | |
| JP2936890B2 (ja) | 競合制御装置 | |
| SU1043635A2 (ru) | Устройство дл сортировки информации | |
| SU1070551A1 (ru) | Устройство дл группового обслуживани запросов | |
| SU805312A1 (ru) | Устройство приоритетного подключени пРОцЕССОРОВ K ОбщЕй МАгиСТРАли | |
| JPS60105051A (ja) | 割込優先順位決定回路 | |
| SU1711162A1 (ru) | Устройство дл распределени заданий процессорам | |
| JPH04211839A (ja) | 割込みコントローラ | |
| SU1405057A1 (ru) | Многоканальное устройство приоритета | |
| JP2674858B2 (ja) | 多重動作可能な機能付ｄｍａコントローラ |