JPS6149909B2 - - Google Patents
Info
- Publication number
- JPS6149909B2 JPS6149909B2 JP52019779A JP1977977A JPS6149909B2 JP S6149909 B2 JPS6149909 B2 JP S6149909B2 JP 52019779 A JP52019779 A JP 52019779A JP 1977977 A JP1977977 A JP 1977977A JP S6149909 B2 JPS6149909 B2 JP S6149909B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- turn
- capacitor
- time
- emitter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/221—Thyristors having amplifying gate structures, e.g. cascade configurations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は主エミツタ電極と、制御電極と、制御
電流を増幅する補助サイリスタとを備え、この補
助サイリスタの補助エミツタ電極には制御電流に
対して逆向きの電流を供給する電源が設けられて
いるサイリスタのターンオフ時間短縮装置を対象
とする。
電流を増幅する補助サイリスタとを備え、この補
助サイリスタの補助エミツタ電極には制御電流に
対して逆向きの電流を供給する電源が設けられて
いるサイリスタのターンオフ時間短縮装置を対象
とする。
ここでサイリスタのターンオフ時間というの
は、負荷電流の零通過時点をサイリスタの順方向
電流阻止能力が恢復した時点間の時間のことであ
る。このターンオフ時間は公知のように再結合中
心を組込むことによつて著しく短縮することがで
きる。しかし再結合中心を過度にドープすると順
方向損失が急激に増加する。
は、負荷電流の零通過時点をサイリスタの順方向
電流阻止能力が恢復した時点間の時間のことであ
る。このターンオフ時間は公知のように再結合中
心を組込むことによつて著しく短縮することがで
きる。しかし再結合中心を過度にドープすると順
方向損失が急激に増加する。
制御電流の方向に対して逆向きの電流を制御電
極に流すことによつてターンオフ時間が短くなる
ことは既に知られている。これにより正電圧即
ち、順方向阻止電圧が復帰する際半導体内に蓄積
されていたキヤリアの一部が吸い出されて、望ま
れていない導通が起きないようになる。
極に流すことによつてターンオフ時間が短くなる
ことは既に知られている。これにより正電圧即
ち、順方向阻止電圧が復帰する際半導体内に蓄積
されていたキヤリアの一部が吸い出されて、望ま
れていない導通が起きないようになる。
しかしこのような公知のサイリスタ・ターンオ
フ時間短縮のための装置では、一方の極性の制御
パルスと同時に反対極性のパルスをも同一のパル
ス源よつて発生しなければならないため高度の電
子技術が必要となる。
フ時間短縮のための装置では、一方の極性の制御
パルスと同時に反対極性のパルスをも同一のパル
ス源よつて発生しなければならないため高度の電
子技術が必要となる。
本発明の目的は内部に点弧電流の増幅部を持つ
サイリスタのターンオフ時間を複雑な電子回路を
必要とすることなく短縮することができる装置を
提供することである。
サイリスタのターンオフ時間を複雑な電子回路を
必要とすることなく短縮することができる装置を
提供することである。
この目的は本発明によれば、冒頭に述べたサイ
リスタにおいて、主エミツタ電極と補助エミツタ
電極との間に電源が接続され、この電源は抵抗と
ダイオードとの並列接続にコンデンサが直列接続
されたものから成り、前記ダイオードの極性は前
記コンデンサが転極に際して逆方向にサイリスタ
を流れる電流によつて充電されるように選ばれる
ことによつて達成される。
リスタにおいて、主エミツタ電極と補助エミツタ
電極との間に電源が接続され、この電源は抵抗と
ダイオードとの並列接続にコンデンサが直列接続
されたものから成り、前記ダイオードの極性は前
記コンデンサが転極に際して逆方向にサイリスタ
を流れる電流によつて充電されるように選ばれる
ことによつて達成される。
また本発明においては充電電流が制御電極と補
助エミツタ電極とを並列に流れるように接続する
ことができる。主エミツタ電極はまたコンデンサ
の放電電流が順方向であるような極性に接続され
た少なくとも一つの他のダイオードを介して制御
電極と結合することもできる。このダイオードに
より放電電流が制御電極に流れるのを防ぐことが
できる。抵抗R1とコンデンサＣの大きさは、一
方ではターンオフ時間の終りにおいて猶コンデン
サに印加電圧が残り、他方ではターンオフ時間ｔ
qがR2を主エミツタ電極下の横方向抵抗としてｔq
＝（R1＋R2）Ｃであるように選ぶのが有効であ
る。
助エミツタ電極とを並列に流れるように接続する
ことができる。主エミツタ電極はまたコンデンサ
の放電電流が順方向であるような極性に接続され
た少なくとも一つの他のダイオードを介して制御
電極と結合することもできる。このダイオードに
より放電電流が制御電極に流れるのを防ぐことが
できる。抵抗R1とコンデンサＣの大きさは、一
方ではターンオフ時間の終りにおいて猶コンデン
サに印加電圧が残り、他方ではターンオフ時間ｔ
qがR2を主エミツタ電極下の横方向抵抗としてｔq
＝（R1＋R2）Ｃであるように選ぶのが有効であ
る。
次に本発明の示施例を図面について詳細に説明
する。
する。
第１図は従来のターンオフ時間短縮装置の原理
を示す。この装置の主要部は両極性のパルスを発
生する電原であるが、図には見易くするためこの
電源は示されていない。電源の一方の極は制御電
極８を介して領域１，２，３および４から構成さ
れるサイリスタ板のｐ型ベース領域２に接続され
ると同時にダイオード１０と補助エミツタ電極７
を介して補助エミツタ領域５に接続されている。
ｎ型エミツタ領域１とｐ型エミツタ領域４にはそ
れぞれ主エミツタ電極６および電極９が接触して
いる。
を示す。この装置の主要部は両極性のパルスを発
生する電原であるが、図には見易くするためこの
電源は示されていない。電源の一方の極は制御電
極８を介して領域１，２，３および４から構成さ
れるサイリスタ板のｐ型ベース領域２に接続され
ると同時にダイオード１０と補助エミツタ電極７
を介して補助エミツタ領域５に接続されている。
ｎ型エミツタ領域１とｐ型エミツタ領域４にはそ
れぞれ主エミツタ電極６および電極９が接触して
いる。
この従来装置の動作を説明するため、まずサイ
リスタの半導体基体内部にはそれまでの順方向通
電動作によりキヤリアが蓄積されていて、一旦逆
方向電圧に変わつた後これに急峻に上昇する正電
圧（順方向電圧）が加えられたとする。例えばエ
ミツタ電極６は零電位にあり、電極９はエミツタ
領域１に対して正電位にあるものとする。この場
合半導体基体内に蓄積されたキヤリアの一部は正
電圧がかかつているので、吸い出しがなければエ
ミツタ領域１とベース領域２との間のpn接合に
平行に流れてエミツタ電極６に向う。この電流は
破線矢印で示されている。この電流によりこの
pn接合下、横方向に電位差が生じ、その電位差
がpn接合の一点で導通電圧（これは約0.5Vであ
る）に達すると、領域１，２，３，４から成る主
サイリスタがその制御電極８に正の制御パルスが
印加されることなく導通状態となる。この状態は
サイリスタの動作電源周波数に対してサイリスタ
のターンオフ時間が長過ぎること即ち、動作周波
数に従つて順方向電圧が立ち上がる際に、まだサ
イリスタのターンオフが終つていないので望まな
い導通が起きてしまうことを意味し、従つて使用
し得る電源周波数が制限されることになる。
リスタの半導体基体内部にはそれまでの順方向通
電動作によりキヤリアが蓄積されていて、一旦逆
方向電圧に変わつた後これに急峻に上昇する正電
圧（順方向電圧）が加えられたとする。例えばエ
ミツタ電極６は零電位にあり、電極９はエミツタ
領域１に対して正電位にあるものとする。この場
合半導体基体内に蓄積されたキヤリアの一部は正
電圧がかかつているので、吸い出しがなければエ
ミツタ領域１とベース領域２との間のpn接合に
平行に流れてエミツタ電極６に向う。この電流は
破線矢印で示されている。この電流によりこの
pn接合下、横方向に電位差が生じ、その電位差
がpn接合の一点で導通電圧（これは約0.5Vであ
る）に達すると、領域１，２，３，４から成る主
サイリスタがその制御電極８に正の制御パルスが
印加されることなく導通状態となる。この状態は
サイリスタの動作電源周波数に対してサイリスタ
のターンオフ時間が長過ぎること即ち、動作周波
数に従つて順方向電圧が立ち上がる際に、まだサ
イリスタのターンオフが終つていないので望まな
い導通が起きてしまうことを意味し、従つて使用
し得る電源周波数が制限されることになる。
補助エミツタ電極７にダイオード１０を通して
負のパルスが加えられると、半導体基体内に蓄積
されたキヤリアの大部分が補助エミツタ電極７に
向つて流れ、即ち、電極７から吸い出され、主エ
ミツタ電極６へは、ただ領域１と２との間のpn
接合下にあつたキヤリアの小部分が流れるにすぎ
ない。この場合の電流は実線で示されている。補
助エミツタ電極７に印加される負パルスが充分な
大きさであれば、蓄積されたキヤリアによる主エ
ミツタ電極６に向う電流が小さくなり、もはやサ
イリスタを導通状態に移すことができない。即
ち、ターンオフ状態になり、順方向に急峻に上昇
する電圧を加えることが可能になり、従つて、順
方向印加時の所望の時点でのターンオンが可能な
状となる。
負のパルスが加えられると、半導体基体内に蓄積
されたキヤリアの大部分が補助エミツタ電極７に
向つて流れ、即ち、電極７から吸い出され、主エ
ミツタ電極６へは、ただ領域１と２との間のpn
接合下にあつたキヤリアの小部分が流れるにすぎ
ない。この場合の電流は実線で示されている。補
助エミツタ電極７に印加される負パルスが充分な
大きさであれば、蓄積されたキヤリアによる主エ
ミツタ電極６に向う電流が小さくなり、もはやサ
イリスタを導通状態に移すことができない。即
ち、ターンオフ状態になり、順方向に急峻に上昇
する電圧を加えることが可能になり、従つて、順
方向印加時の所望の時点でのターンオンが可能な
状となる。
本発明の第一の実施例を第２図に示す。図には
簡単のため半導体基体の大部分が除かれている。
第１図の装置に対応する部分は同じ符号で示され
ている。このことは後で説明する第３図でも同じ
である。ターンオフ時間を短縮するための電源は
主エミツタ電極６と補助エミツタ電極７との間に
接続されている。この電源はコンデンサＣと抵抗
R1および抵抗R1に並列に接続されたダイオード
D1から構成される。ダイオードD1の極性はサイ
リスタの転極に際して逆方向に流れる逆電流ｉR
によつてコンデンサが充電されるように選ばれ
る。このダイオードD1は順方向動作電圧の抵い
ものでなければならないから、例えばシヨツトキ
ーダイオードが使用される。抵抗R1は補助エミ
ツタ電極７と半導体の領域２上のエミツタ電極６
との間の抵抗より小さくする。この抵抗は第２図
の半導体内にR2として破線で示されている。
簡単のため半導体基体の大部分が除かれている。
第１図の装置に対応する部分は同じ符号で示され
ている。このことは後で説明する第３図でも同じ
である。ターンオフ時間を短縮するための電源は
主エミツタ電極６と補助エミツタ電極７との間に
接続されている。この電源はコンデンサＣと抵抗
R1および抵抗R1に並列に接続されたダイオード
D1から構成される。ダイオードD1の極性はサイ
リスタの転極に際して逆方向に流れる逆電流ｉR
によつてコンデンサが充電されるように選ばれ
る。このダイオードD1は順方向動作電圧の抵い
ものでなければならないから、例えばシヨツトキ
ーダイオードが使用される。抵抗R1は補助エミ
ツタ電極７と半導体の領域２上のエミツタ電極６
との間の抵抗より小さくする。この抵抗は第２図
の半導体内にR2として破線で示されている。
第２図の回路は次の諸条件を満たしていなけれ
ばならない。
ばならない。
１ 抵抗R1は、補助サイリスタの導通に際して
コンデンサＣに過大の電流が流れないような大
きさでなければならない。
コンデンサＣに過大の電流が流れないような大
きさでなければならない。
２ 放電の時定数（R1＋R2）Ｃが充分大きく、
ターンオフ時間の終りに猶コンデンサに電圧が
残つていなければならない。他方ターンオフ時
間の短縮に対しては抵抗R1が小さい程有効で
ある。抵抗R2の値はデバイスの構成によつて
決定され、例えば２オームである。抵抗R1は
抵抗R2より小さい必要があり、例えば0.5オー
ムとする。転極に際してコンデンサに流れ込む
電荷量をＱとすれば、コンデンサの電圧はU0
＝Ｑ／Ｃである。ターンオフ時間の終りに残つ
ているコンデンサ電圧をできるだけ高くするた
めには、ターンオフ時間をｔqとして（R1＋
R2）Ｃ＝ｔqとなるように抵抗R1とコンデンサ
Ｃの値を選ぶ。
ターンオフ時間の終りに猶コンデンサに電圧が
残つていなければならない。他方ターンオフ時
間の短縮に対しては抵抗R1が小さい程有効で
ある。抵抗R2の値はデバイスの構成によつて
決定され、例えば２オームである。抵抗R1は
抵抗R2より小さい必要があり、例えば0.5オー
ムとする。転極に際してコンデンサに流れ込む
電荷量をＱとすれば、コンデンサの電圧はU0
＝Ｑ／Ｃである。ターンオフ時間の終りに残つ
ているコンデンサ電圧をできるだけ高くするた
めには、ターンオフ時間をｔqとして（R1＋
R2）Ｃ＝ｔqとなるように抵抗R1とコンデンサ
Ｃの値を選ぶ。
ｔqを10μｓとすればＣは４μＦとなる。
本発明によればサイリスタの逆電圧印加時に
は、まず順方向導通時に蓄積されたキヤリアに基
づく大きな値の逆電流ｉRが流れる。この逆電流
ｉRは順方向から逆方向への転極直後のpn接合に
空乏層が拡がる前にはその大部分が主エミツタ電
極６に流れるが、エミツタ領域１とベース領域２
の間のpn接合の逆耐電圧が回復するに従つてコ
ンデンサＣとダイオードD1の方にも分流するよ
うになる。この分流した逆電流ｉRによつてコン
デンサＣは第２図の極性に、前述のpn接合の逆
耐電圧以下の電圧に充電される。コンデンサＣが
前述の極性で所定の電圧に充電された時、続いて
サイリスタが逆電圧印加状態から順電圧印加に転
極した直後には、前述と同じ蓄積キヤリアに基づ
く順方向の電流はコンデンサＣを含む電源の両端
にかかる電位差のために第２図の長い矢印で示さ
れるように、その大部分の電流が補助エミツタ電
極７から抵抗R1、コンデンサＣを通つて吸い出
され、主エミツタ電極下の主サイリスタをターン
オンしないので、もはやこの急峻な正電圧がこの
サイリスタに加わつても望まない導通をしてしま
うことはない。この例でのターンオフ時間とは、
前述したように逆電流が流れ始めてから順方向電
圧を印加しても、その際の順方向の電流によつて
もはやサイリスタが導通をせず順電圧が回復する
までお時間である。
は、まず順方向導通時に蓄積されたキヤリアに基
づく大きな値の逆電流ｉRが流れる。この逆電流
ｉRは順方向から逆方向への転極直後のpn接合に
空乏層が拡がる前にはその大部分が主エミツタ電
極６に流れるが、エミツタ領域１とベース領域２
の間のpn接合の逆耐電圧が回復するに従つてコ
ンデンサＣとダイオードD1の方にも分流するよ
うになる。この分流した逆電流ｉRによつてコン
デンサＣは第２図の極性に、前述のpn接合の逆
耐電圧以下の電圧に充電される。コンデンサＣが
前述の極性で所定の電圧に充電された時、続いて
サイリスタが逆電圧印加状態から順電圧印加に転
極した直後には、前述と同じ蓄積キヤリアに基づ
く順方向の電流はコンデンサＣを含む電源の両端
にかかる電位差のために第２図の長い矢印で示さ
れるように、その大部分の電流が補助エミツタ電
極７から抵抗R1、コンデンサＣを通つて吸い出
され、主エミツタ電極下の主サイリスタをターン
オンしないので、もはやこの急峻な正電圧がこの
サイリスタに加わつても望まない導通をしてしま
うことはない。この例でのターンオフ時間とは、
前述したように逆電流が流れ始めてから順方向電
圧を印加しても、その際の順方向の電流によつて
もはやサイリスタが導通をせず順電圧が回復する
までお時間である。
この例で説明したように、本発明によれば蓄積
キヤリアの再結合による減少を待つことなく、補
助エミツタ電極からのキヤリアの吸い出しによつ
て蓄積キヤリアを望まないターンオンが起きない
程度に減少させるもので、従来の複雑なキヤリア
吸い出し用パルス発生装置を必要とせず、簡単な
装置ですむ。さらにこの例におけるターンオン時
の動作について説明すると次のとおりである。即
ち、サイリスタが順方向のターンオフ状態にある
ときに変成器１００を通して変成された制御電流
を制御電極８から半導体基体のベース領域２を通
つて補助エミツタ電極７に流して導通させ、補助
サイリスタの導通電流は抵抗R1を通つてコンデ
ンサＣの方向と、半導体基体のベース領域２を通
つて主エミツタ電極６とに流れる。しかし前述の
ようにpn接合の一点での導通電圧は0.5Vである
ので、この導通電圧に達すると主サイリスタが導
通状態となり、コンデンサＣは放電状態となつて
しまう。
キヤリアの再結合による減少を待つことなく、補
助エミツタ電極からのキヤリアの吸い出しによつ
て蓄積キヤリアを望まないターンオンが起きない
程度に減少させるもので、従来の複雑なキヤリア
吸い出し用パルス発生装置を必要とせず、簡単な
装置ですむ。さらにこの例におけるターンオン時
の動作について説明すると次のとおりである。即
ち、サイリスタが順方向のターンオフ状態にある
ときに変成器１００を通して変成された制御電流
を制御電極８から半導体基体のベース領域２を通
つて補助エミツタ電極７に流して導通させ、補助
サイリスタの導通電流は抵抗R1を通つてコンデ
ンサＣの方向と、半導体基体のベース領域２を通
つて主エミツタ電極６とに流れる。しかし前述の
ようにpn接合の一点での導通電圧は0.5Vである
ので、この導通電圧に達すると主サイリスタが導
通状態となり、コンデンサＣは放電状態となつて
しまう。
第２図の装置では制御回路が制御電極と主エミ
ツタ電極との間に接続されずに、制御電極８と補
助エミツタ電極７との間に変成器１００の二次巻
線を介して接続されている。制御回路を通しての
コンデンサＣの放電を避けるにはこのような回路
構成が必要である。補助サイリスタは主サイリス
タに比べて導通時間が著しく短く、従つて蓄積さ
れたキヤリアの再結合に利用できる時間が長いか
ら、補助サイリスタの導通時の蓄積キヤリアを吸
い出すために制御電極８における負バイアス電圧
を特に必要としない。
ツタ電極との間に接続されずに、制御電極８と補
助エミツタ電極７との間に変成器１００の二次巻
線を介して接続されている。制御回路を通しての
コンデンサＣの放電を避けるにはこのような回路
構成が必要である。補助サイリスタは主サイリス
タに比べて導通時間が著しく短く、従つて蓄積さ
れたキヤリアの再結合に利用できる時間が長いか
ら、補助サイリスタの導通時の蓄積キヤリアを吸
い出すために制御電極８における負バイアス電圧
を特に必要としない。
第３図に第２図の装置の変形を示す。その相違
点は制御回路が変成器１００を介して主エミツタ
電極６に接続されていることである。正の制御パ
ルスに対して導通性のダイオードD2は制御回路
を通すコンデンサＣの放電を阻止する。ダイオー
ドD2の直列数は、ダイオード１ケ当り約0.5Vで
ある順電流急増電圧の和がコンデンサＣの最大電
圧よりも大きくなるように選ぶ。
点は制御回路が変成器１００を介して主エミツタ
電極６に接続されていることである。正の制御パ
ルスに対して導通性のダイオードD2は制御回路
を通すコンデンサＣの放電を阻止する。ダイオー
ドD2の直列数は、ダイオード１ケ当り約0.5Vで
ある順電流急増電圧の和がコンデンサＣの最大電
圧よりも大きくなるように選ぶ。
ターンオフ時間の短縮率は第２図と第３図の装
置では約20％である。本発明装置は従来のターン
オフ時間短縮装置においては電子技術上の困難さ
から若施不可能と考えられている多くの場合に有
効である。
置では約20％である。本発明装置は従来のターン
オフ時間短縮装置においては電子技術上の困難さ
から若施不可能と考えられている多くの場合に有
効である。
本発明による装置は回路構成の簡単さが最大限
のターンオフ時間短縮よりも優先する場合には常
に有利である。
のターンオフ時間短縮よりも優先する場合には常
に有利である。
第１図は公知のターンオフ時間短縮装置の構成
配置図、第２図および第３図はそれぞれ本発明の
異なる実施例の構成配置図を示す。 １，４……主サイリスタの主エミツタ領域、
２，３……主サイリスタのベース領域、５……補
助サイリスタの補助エミツタ領域、６，９……主
エミツタ電極、７……補助エミツタ電極、８……
制御電極、Ｃ……コンデンサ、R1，R2……抵
抗、D1，D2……ダイオード。
配置図、第２図および第３図はそれぞれ本発明の
異なる実施例の構成配置図を示す。 １，４……主サイリスタの主エミツタ領域、
２，３……主サイリスタのベース領域、５……補
助サイリスタの補助エミツタ領域、６，９……主
エミツタ電極、７……補助エミツタ電極、８……
制御電極、Ｃ……コンデンサ、R1，R2……抵
抗、D1，D2……ダイオード。
Claims (1)
- 【特許請求の範囲】 １ 主エミツタ電極と、制御電極と、制御電流を
増幅する補助サイリスタとを備え、この補助サイ
リスタの補助エミツタ電極には制御電流に対して
逆向きの電流を供給する電源が設けられているサ
イリスタにおいて、前記電源は主エミツタ電極と
補助エミツタ電極との間に接続され、この電源は
抵抗とダイオードとの並列接続にコンデンサが直
列接続されたものから成り、前記ダイオードの極
性は前記コンデンサが転極に際して逆方向にサイ
リスタを流れる電流によつて充電されるように選
ばれていることを特徴とするサイリスタのターン
オフ時間短縮装置。 ２ 特許請求の範囲第１項記載の装置において、
制御電極と補助エミツタ電極とが変成器の二次巻
線を介して結合されていることを特徴とするサイ
リスタのターンオフ時間短縮装置。 ３ 特許請求の範囲第１項記載の装置において、
主エミツタ電極が少くとも一つの別のダイオード
を介して制御電極と結合され、このダイオードは
コンデンサの放電電流が順方向である極性に接続
されていることを特徴とするサイリスタのターン
オフ時間短縮装置。 ４ 特許請求の範囲第２項または第３項記載の装
置において、コンデンサＣと抵抗R1の大きさが
一方ではターンオフ時間の終りにもコンデンサに
猶電圧が残り、他方ではターンオフ時間ｔqが主
エミツタ電極下の横方向抵抗をR2としてｔq＝
（R1＋R2）Ｃとなるように選定されていることを
特徴とするサイリスタのターンオフ時間短縮装
置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19762607678 DE2607678A1 (de) | 1976-02-25 | 1976-02-25 | Anordnung zum herabsetzen der freiwerdezeit eines thyristors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52104045A JPS52104045A (en) | 1977-09-01 |
| JPS6149909B2 true JPS6149909B2 (ja) | 1986-10-31 |
Family
ID=5970845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977977A Granted JPS52104045A (en) | 1976-02-25 | 1977-02-24 | Device for shortening turnnoff time of thyristor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4110638A (ja) |
| JP (1) | JPS52104045A (ja) |
| CA (1) | CA1063189A (ja) |
| DE (1) | DE2607678A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521720U (ja) * | 1991-09-06 | 1993-03-23 | 清美 小野 | フアミリープラン・ユニツト |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942991B2 (ja) * | 1977-05-23 | 1984-10-18 | 株式会社日立製作所 | サイリスタ |
| DE2748316C2 (de) * | 1977-10-27 | 1986-09-04 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Herabsetzen der Freiwerdezeit eines Thyristors |
| DE2801722A1 (de) * | 1978-01-16 | 1979-07-19 | Siemens Ag | Schaltungsanordnung zum herabsetzen der freiwerdezeit eines thyristors |
| JPS5595362A (en) * | 1979-01-12 | 1980-07-19 | Meidensha Electric Mfg Co Ltd | Turn-off thyristor |
| US4261000A (en) * | 1980-05-23 | 1981-04-07 | General Electric Company | High voltage semiconductor device having an improved dv/dt capability |
| US4261001A (en) * | 1980-05-23 | 1981-04-07 | General Electric Company | Partially isolated amplifying gate thyristor with controllable dv/dt compensation, high di/dt capability, and high sensitivity |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE758745A (fr) * | 1969-11-10 | 1971-05-10 | Westinghouse Electric Corp | Perfectionnements aux ou en rapport avec les dispositifs semiconducteurs |
| GB1430637A (en) * | 1972-05-15 | 1976-03-31 | Sony Corp | Switching circuits comprising a gate controlled switching device |
| US3896476A (en) * | 1973-05-02 | 1975-07-22 | Mitsubishi Electric Corp | Semiconductor switching device |
-
1976
- 1976-02-25 DE DE19762607678 patent/DE2607678A1/de not_active Withdrawn
-
1977
- 1977-02-23 US US05/771,278 patent/US4110638A/en not_active Expired - Lifetime
- 1977-02-24 JP JP1977977A patent/JPS52104045A/ja active Granted
- 1977-02-25 CA CA272,693A patent/CA1063189A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521720U (ja) * | 1991-09-06 | 1993-03-23 | 清美 小野 | フアミリープラン・ユニツト |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2607678A1 (de) | 1977-09-01 |
| CA1063189A (en) | 1979-09-25 |
| US4110638A (en) | 1978-08-29 |
| JPS52104045A (en) | 1977-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360744A (en) | Semiconductor switching circuits | |
| US3904931A (en) | Overvoltage protection circuit | |
| EP0843403A1 (en) | Rcc-type switching power supply | |
| US6069371A (en) | Semiconductor rectifier and a method for driving the same | |
| US5153453A (en) | High voltage majority carrier rectifier | |
| JP3792296B2 (ja) | 蛍光管用スタータ装置および装置を実現する半導体コンポーネント | |
| US4184086A (en) | Semiconductor switch | |
| JP3185262B2 (ja) | 低いピーク−オン効果をもったｐｉｎダイオード | |
| JPS60236498A (ja) | スイツチング回路配置 | |
| JPS6149909B2 (ja) | ||
| US4564769A (en) | Saturation control of a switching transistor | |
| US4016433A (en) | GTO circuits | |
| US4675798A (en) | Direct coupled switching power supply with GTO SCR switching element | |
| GB1599261A (en) | Switching circuit | |
| GB1599263A (en) | Circuit for single-line control gto controlled rectifier conduction | |
| US5361009A (en) | Thyristor controller | |
| US3304489A (en) | High frequency switching regulator | |
| GB2053606A (en) | Improvements in and relating to semiconductor switching circuits | |
| US4924341A (en) | Transient protector | |
| US3927332A (en) | Drive circuit for controlling conduction of a semiconductor device | |
| JPH06269198A (ja) | 駆動誘導負荷からのエネルギー回収方法および装置 | |
| JPH01286465A (ja) | 双方向制御整流半導体装置 | |
| US4705013A (en) | Regulated power supply for a solid state ignition system | |
| JPH0821840B2 (ja) | パワー半導体装置のスナバ回路 | |
| US4107552A (en) | Semiconductor switch |