JPS6151945A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6151945A JPS6151945A JP59174649A JP17464984A JPS6151945A JP S6151945 A JPS6151945 A JP S6151945A JP 59174649 A JP59174649 A JP 59174649A JP 17464984 A JP17464984 A JP 17464984A JP S6151945 A JPS6151945 A JP S6151945A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- hole
- connection terminal
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置にかがシとくにいわゆるリードレス
・タイプの半導体装置の端子構造に関する。
・タイプの半導体装置の端子構造に関する。
（従来技術）
従来いわゆるリードレヌタイプの半導体装置の外部接続
端子は該半導体装置のパッケージ周縁部に並べて作られ
ている。
端子は該半導体装置のパッケージ周縁部に並べて作られ
ている。
これは、該外部接続端子と回路基板とを低融点ロー材等
によって電気的に接続する場合、その作業の確実に行な
われたか否かの判断が外観によって判定できること、半
導体装置回路基板とロー材間の熱膨張係数の相違からロ
ー材には機械的なストレスが負荷され、これによってロ
ー材が破断するおそれがちるが、これが周縁にもロー材
がちれば強度上右利になることなどのためである。
によって電気的に接続する場合、その作業の確実に行な
われたか否かの判断が外観によって判定できること、半
導体装置回路基板とロー材間の熱膨張係数の相違からロ
ー材には機械的なストレスが負荷され、これによってロ
ー材が破断するおそれがちるが、これが周縁にもロー材
がちれば強度上右利になることなどのためである。
しかるに、外部接続端子のピッチは互換性、汎用性を確
保するため規格化する必要がちり、かつ、最近の大規模
集積回路の如く、外部接続端子数が増加してくると、大
きな外形を有するパッケージを用意しなければならなく
なる。これでは回路基板上における半導体装置の占有面
積が大きくなシ高密度実装を指向する電子装置の要請に
反することになる。
保するため規格化する必要がちり、かつ、最近の大規模
集積回路の如く、外部接続端子数が増加してくると、大
きな外形を有するパッケージを用意しなければならなく
なる。これでは回路基板上における半導体装置の占有面
積が大きくなシ高密度実装を指向する電子装置の要請に
反することになる。
これらの状況において、外部接続端子をパンケージ周縁
に並べるばか夛でなく、内部にも設ける必要が生じてき
たが単に内部に設けるだけではそれら外部接続端子の回
路基板への電気的接続がうまくいく訳ではない。
に並べるばか夛でなく、内部にも設ける必要が生じてき
たが単に内部に設けるだけではそれら外部接続端子の回
路基板への電気的接続がうまくいく訳ではない。
なぜなら、それらの外部接続端子を例えば半田で接続し
ようとすると使用した７ラツクスの逃げ場がない為有効
に機能せず、半田がうまく流れてくれない、７２ツクス
残渣の洗浄が５まくいかない、接続がうまくいったのか
否か外観的に確認することができない、半田量を大きく
取ることができず温度ブイタルの様な熱によるストレス
に対して弱い等々の欠点を生じてしまうからである。
ようとすると使用した７ラツクスの逃げ場がない為有効
に機能せず、半田がうまく流れてくれない、７２ツクス
残渣の洗浄が５まくいかない、接続がうまくいったのか
否か外観的に確認することができない、半田量を大きく
取ることができず温度ブイタルの様な熱によるストレス
に対して弱い等々の欠点を生じてしまうからである。
したがって、どうしても行う必要がある場合には、あら
かじめ半田等の低融点ロー材を流してバンズ又はペテス
タルと称するロー材の小突起を作っておき、十分洗浄し
ておいて、接合すべき部材を不活性ガス雰囲気中で加熱
することになる。この方法は設備的にも作業工数的にも
費用のかかるものになってしまうのは明らかである。
かじめ半田等の低融点ロー材を流してバンズ又はペテス
タルと称するロー材の小突起を作っておき、十分洗浄し
ておいて、接合すべき部材を不活性ガス雰囲気中で加熱
することになる。この方法は設備的にも作業工数的にも
費用のかかるものになってしまうのは明らかである。
（発明の目的）
本発明の目的は、上述の欠点を除去し得る半導体装置を
提供するものである。
提供するものである。
（発明の構成）
かかる目的を達成するための本発明の構成は、外部接続
端子にパッケージ基体の上下面を貫通する孔を設けるこ
とである。
端子にパッケージ基体の上下面を貫通する孔を設けるこ
とである。
（発明の作用、効果）
この様にすれば、外部接続端子がパッケージの ″内側
に存在していても、十分に接続端子としての機能を発揮
することができる。接続法として、半田等の低融点ロー
材粉末をバインダーを混ぜ”Ｃペースト状にして、回路
基板上にスクリーンを印刷する方法が知られているが、
この様な一般的な方法で十分対処できるのである。
に存在していても、十分に接続端子としての機能を発揮
することができる。接続法として、半田等の低融点ロー
材粉末をバインダーを混ぜ”Ｃペースト状にして、回路
基板上にスクリーンを印刷する方法が知られているが、
この様な一般的な方法で十分対処できるのである。
即ち、外部接続端子に設けられた貫通孔がフラックスの
分解ガスの逃げ場となシ貫通孔に半田がはい上がって接
続の確認が外観ででき、貫通孔が半田等のロー材のたま
シとなって機械的強度を維持することができる。
分解ガスの逃げ場となシ貫通孔に半田がはい上がって接
続の確認が外観ででき、貫通孔が半田等のロー材のたま
シとなって機械的強度を維持することができる。
（実施例）
以下に本発明を実施例に基づき詳細に説明する。
第１図は本発明の第一の実施例でろって半導体素子を樹
脂基板上に搭載した半導体装置についての横断面図であ
る。Ｃｕ等の全屈の配線層の一部に半導体装置の外部接
続端子位置に対応する接続端う−２を有するプリント基
板１上に、半導体装置３が半田４で接続されている。半
導体装置３の外部接続端子５には貫通孔６が設けられて
おシ第１図では半田４が充填されている。貫通孔６の周
辺部はいわゆるスルーホールメッキが施され、実装時の
半田のはい上りを容易にしている。溶融半田は、その表
面張力によって、プリント基板上の半導体装置の相対位
置ズレを修正する。半田量は半田が貫通孔の上部に達す
るに必要な量が好ましい。この半田量のコントロールは
プリント基板への半田印刷する際使用する印刷パターン
のマスクの厚みを加減して行うことができる。半田の組
成については共晶、高融点いずれであってもよい。使用
する半導体装置の材料特性、用途静から決定することが
望ましい。勿論、バーブ又はベテスタル金作りておく方
法にも適用できる。接続の際の加熱手段として所要の温
度槽に入れる方法以外に、その貫通孔の上からレーザー
ビームを照射する手段でもよい。さらに、半田をもちい
て接続する方法として浴融半田を用いたフロ一槽に浸漬
する方法も採用できる。貫通孔の為溶融半田が回路基板
と半導体装置のパッケージの間に入っていくからである
。半導体装置の基板への位置決めには、チップ抵抗、チ
ッズコンテン丈−等のいわゆるテッグ部品の位置決め固
定の為の紫外線硬化型又は熱硬化型の樹脂を利用できる
。この方法は量産性に富み低コストでの組立を可能にす
る。
脂基板上に搭載した半導体装置についての横断面図であ
る。Ｃｕ等の全屈の配線層の一部に半導体装置の外部接
続端子位置に対応する接続端う−２を有するプリント基
板１上に、半導体装置３が半田４で接続されている。半
導体装置３の外部接続端子５には貫通孔６が設けられて
おシ第１図では半田４が充填されている。貫通孔６の周
辺部はいわゆるスルーホールメッキが施され、実装時の
半田のはい上りを容易にしている。溶融半田は、その表
面張力によって、プリント基板上の半導体装置の相対位
置ズレを修正する。半田量は半田が貫通孔の上部に達す
るに必要な量が好ましい。この半田量のコントロールは
プリント基板への半田印刷する際使用する印刷パターン
のマスクの厚みを加減して行うことができる。半田の組
成については共晶、高融点いずれであってもよい。使用
する半導体装置の材料特性、用途静から決定することが
望ましい。勿論、バーブ又はベテスタル金作りておく方
法にも適用できる。接続の際の加熱手段として所要の温
度槽に入れる方法以外に、その貫通孔の上からレーザー
ビームを照射する手段でもよい。さらに、半田をもちい
て接続する方法として浴融半田を用いたフロ一槽に浸漬
する方法も採用できる。貫通孔の為溶融半田が回路基板
と半導体装置のパッケージの間に入っていくからである
。半導体装置の基板への位置決めには、チップ抵抗、チ
ッズコンテン丈−等のいわゆるテッグ部品の位置決め固
定の為の紫外線硬化型又は熱硬化型の樹脂を利用できる
。この方法は量産性に富み低コストでの組立を可能にす
る。
第２図は本発明の第２の実施例を示す横断面図である。
本実施例では半田印刷技術を利用できない場合、例えば
他の半導体装置等の電子部品と混載されスクリーン印刷
がプリント基板側にも、半導体装置側にも行えない場合
に適する。プリント基板１には銅やリン竹銅のビン７を
所定の位置（半導体装置τＩ１１の外部接続端子位置に
対応）に設けておき、そのビンに半導体装置の貫通孔６
ｔ−利用して挿入する。
他の半導体装置等の電子部品と混載されスクリーン印刷
がプリント基板側にも、半導体装置側にも行えない場合
に適する。プリント基板１には銅やリン竹銅のビン７を
所定の位置（半導体装置τＩ１１の外部接続端子位置に
対応）に設けておき、そのビンに半導体装置の貫通孔６
ｔ−利用して挿入する。
プリント基板に設けるビンは個別に挿入しておいても、
まとめてソケットの様な部品にしておいてもよい。ビン
の表面には半田に濡れやすいＳｎや５ｎ−ｐｂのメッキ
を施しておくと作業が容易になる。
まとめてソケットの様な部品にしておいてもよい。ビン
の表面には半田に濡れやすいＳｎや５ｎ−ｐｂのメッキ
を施しておくと作業が容易になる。
半導体装置をビンに挿入した後は半田ゴテによる半田付
等、公知の手段を利用して電気的に接続することができ
る。
等、公知の手段を利用して電気的に接続することができ
る。
以上、樹脂基板上に半導体端子を搭載した半導体装置に
ついて説明したが、これは、いわゆるセ２ミックバック
ージでもよく、半導体端子を搭載する材料として、電気
絶縁基体であって、導体配線が可能であれば踵部は問わ
ない。
ついて説明したが、これは、いわゆるセ２ミックバック
ージでもよく、半導体端子を搭載する材料として、電気
絶縁基体であって、導体配線が可能であれば踵部は問わ
ない。
また、半導体装置側の外部接続端子の配列は格子状に配
列するビン・グリッドアレイタイプでも二列に配列する
デュアル・イン・ラインタイプでもよく、特に配列に制
約は受けないばかシかスルーホール穴を小さくあけるこ
とができれば高密度実装を実現することもできる。
列するビン・グリッドアレイタイプでも二列に配列する
デュアル・イン・ラインタイプでもよく、特に配列に制
約は受けないばかシかスルーホール穴を小さくあけるこ
とができれば高密度実装を実現することもできる。
第１図は本発明の第一の実施例を示す横断面図である。
第２図は本発明の第二の実施例を示す横断面図である。
いずれもプリント基板に実装された状態を示している。
尚、図において１ ・プリント基板、２・・フ゛リント
基板側接続端子、３・半導体装置、４・・半田等の低融
点ロー材、５・・・半導体装置の外部接続端子、６・・
・貫通孔、７・・・ビン、８・・半導体端子、９・・・
接続用導体、１０・・封入用樹脂、１１・・・保護用樹
脂層。 箱 １ ン 勿５ ２ 図
基板側接続端子、３・半導体装置、４・・半田等の低融
点ロー材、５・・・半導体装置の外部接続端子、６・・
・貫通孔、７・・・ビン、８・・半導体端子、９・・・
接続用導体、１０・・封入用樹脂、１１・・・保護用樹
脂層。 箱 １ ン 勿５ ２ 図
Claims (2)
- （１）電気導体配線を有する電気絶縁基体を用いた半導
体装置において、外部接続端子には、電気絶縁基体の上
下面を貫通する孔を有することを特徴とする半導体装置
。 - （２）外部接続端子に設けた貫通孔にはあらかじめ低融
点ろう材が充填されていることを特徴とする特許請求の
範囲第（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174649A JPS6151945A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174649A JPS6151945A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151945A true JPS6151945A (ja) | 1986-03-14 |
Family
ID=15982282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174649A Pending JPS6151945A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199897A (ja) * | 1988-11-30 | 1990-08-08 | Hughes Aircraft Co | 単層スルーホールを有する多層印刷配線板 |
| KR20020096640A (ko) * | 2001-06-21 | 2002-12-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지와 상기 반도체 패키지의 마더보드 실장방법 |
-
1984
- 1984-08-22 JP JP59174649A patent/JPS6151945A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199897A (ja) * | 1988-11-30 | 1990-08-08 | Hughes Aircraft Co | 単層スルーホールを有する多層印刷配線板 |
| KR20020096640A (ko) * | 2001-06-21 | 2002-12-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지와 상기 반도체 패키지의 마더보드 실장방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783865A (en) | Wiring substrate and semiconductor device | |
| US5641113A (en) | Method for fabricating an electronic device having solder joints | |
| AU544844B2 (en) | Method of mounting interrelated components | |
| US6358630B1 (en) | Soldering member for printed wiring boards | |
| US6514845B1 (en) | Solder ball contact and method | |
| EP0788159A2 (en) | Microelectronic integrated circuit mounted on circuit board with solder column interconnection | |
| JPS6398186A (ja) | はんだ端子形成方法 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| US6750084B2 (en) | Method of mounting a leadless package and structure therefor | |
| US3414775A (en) | Heat dissipating module assembly and method | |
| US6229218B1 (en) | Interconnect device and method for mating dissimilar electronic package footprints | |
| JP2010034168A (ja) | 電子部品ハンダ付け方法 | |
| JP2003060336A (ja) | 半導体装置及び半導体パッケージの実装方法 | |
| JP3242858B2 (ja) | コネクタ及びその製造方法 | |
| US20020008313A1 (en) | Substrate mounting an integrated circuit pakage with a deformed lead | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| JPS6153852B2 (ja) | ||
| JPH02224393A (ja) | 混載実装メタルコアプリント配線基板組立体のはんだ付け方法 | |
| JP3239071B2 (ja) | ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置 | |
| JP2017162846A (ja) | 回路モジュール及び回路モジュールの製造方法 | |
| JPH08228075A (ja) | 基板の製造方法 | |
| KR19990026398A (ko) | 인쇄회로기판의 부품 실장방법 | |
| JPS63110758A (ja) | 半導体搭載用基板 |