JPH04192596A - 電子部品の表面実装構造 - Google Patents

電子部品の表面実装構造

Info

Publication number
JPH04192596A
JPH04192596A JP2321325A JP32132590A JPH04192596A JP H04192596 A JPH04192596 A JP H04192596A JP 2321325 A JP2321325 A JP 2321325A JP 32132590 A JP32132590 A JP 32132590A JP H04192596 A JPH04192596 A JP H04192596A
Authority
JP
Japan
Prior art keywords
terminal
electronic component
solder
lead
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2321325A
Other languages
English (en)
Other versions
JP2756184B2 (ja
Inventor
Masaru Sakaguchi
勝 坂口
Toshiharu Ishida
石田　寿治
Koji Serizawa
弘二 芹沢
Hiroyuki Tanaka
大之 田中
Ichiro Miyano
一郎 宮野
Hiroshi Nakamura
浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2321325A priority Critical patent/JP2756184B2/ja
Publication of JPH04192596A publication Critical patent/JPH04192596A/ja
Priority to US08/059,967 priority patent/US5421081A/en
Application granted granted Critical
Publication of JP2756184B2 publication Critical patent/JP2756184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、プリント配線基板上に低融点金属を用いてＩ
Ｃパッケージ等の電子部品を電気的に接続する実装構造
に係わり、特に、プリント配線基板の端子と電子部品の
リードとの間に、両者をはんだ接合するのに必要な一定
厚さのはんだを、十分かつ確実に供給するのに好適な電
子部品の実装構造に関する。
［従来の技術］ 多端子のＩＣパッケージは、高機能、高密度化の要請か
らピン数が３２ピン程度までのＳＯＰ（ｓｍａｌｌ　　
ｏｕｔ−１ｉｎｅ　　ｐａｃｋａｇｅ：２方向フラツト
・パッケージ）から、２００ビン程度までのＱＦＰ　（
ｑｕａｄ　　ｆｌａｔ　　ｐａｃｋａｇｅ：４方向フラ
ツト・パッケージ）に移行してきており、さらにピン数
がＱＦＰの領域を超えて２００ピンを超えるような場合
にはＴＡＢ　（ｔａｐｅ　ａｕｔｏｍａｔｅｄ　ｂｏｎ
ｄｉｎｇ）が使用されてきている。そして、ＩＣパッケ
ージの形状は、ＩＣパッケージの外部リードをプリント
配線基板のスルーホールに挿入してはんだ接合する挿入
実装型から、リードをプリント配線基板表面に直接はん
だ接合する実装効率の良い表面実装型へ移行してきてい
る。
上記従来の狭ピッチ、多ピンの表面実装型のＩＣパッケ
ージは、ＬＳＩの信頼性を確保するため、リードの曲が
りを矯正してリードの平坦度を所定の値（例えば、０．
１１ＩＩＩｌ以下）に維持する必要があるが、この対策
として従来は、プリント配線基板にマウントする際に各
リードを押さえたり、はんだリフロー接合時に、パッケ
ージ自身に荷重を加えリードを押さえ付けた状態ではん
だ付けするなどの方法がとられていた。しかし、これら
の方法によると、第１７図および第１８図に示すように
、押さえ付けによって電子部品３のリード４とプリント
配線基板１上面の端子２との間隔が狭くなるとともに、
供給はんだ量に関係なく溶融したはんだが接合部からは
み出し、僅かに接合端部にはんだ６が残存するのみで、
該接合部には接合に必要かつ十分なはんだ６が存在しな
くなる。この結果、接合部は、殆どはんだ６内のＳｎと
リード４および端子２の母材であるＣｕとの固くて脆い
Ｃｕ−８ｎ系の合金層７および８によって形成され、合
金層７と８との境界部９には不純物あるいははんだ６内
のｐｂ酸成分析出して、本来はんだ６が持っている接合
強度に比べてはるかに弱い強度となり、接合部の信頼性
が大幅に低下するという問題があった。
上記問題点を解決するものとして、リード端子に、プリ
ント配線基板のはんだ付はランドに向けてくの字形に突
出した部分を設け、リード端子とはんだ付はランドとの
間に非平行間隙を作って、該非平行間隙に接続に必要な
はんだ量を保持するようにしたもの（例えば、特開昭６
０−１６３４９３号公報）、感熱記録ヘッドのフレキシ
ブルプリント板（ＦＰＣ）と、熱膨張率の異なる基板と
を熱圧着はんだ付けする場合に、両者間に所定の間隔を
もって該両者間の高さ調整用の厚膜プロセスにより形成
されたダミ一端子を設け、はんだ付は部に柱状のはんだ
高さを確保するようにしたもの（例えば、特開昭６３−
３１５２６１号公報）、が提案されている。
［発明が解決しようとする課題］ しかし、上記リード端子をくの字形に形成したものは、
リードを押さえ付ける必要がなく、また。
はんだ供給量に多少のばらつきがあっても対応すること
ができるとされているものの、くの字形に曲げる量が、
プリント配線基板のはんだ付はランドの間隔に規制され
るほか、くの字形に曲げる量によって非平行間隙に保持
されるはんだ量が一定せず、はんだ接合が不安定になる
問題点があり、一方、上記ダミ一端子を設けるようにし
たものは、該ダミ一端子がホットラムによる加熱圧着の
際スペーサとしての機能を有し、はんだ接続する長さに
応じて適当な間隔に設置されるとなっているが、設置す
る間隔が広い場合にはＦＰＣが変形しやすく、該変形に
より各はんだ接合部に形成されるはんだ高さが一定にな
らなくなり、反対に狭い場合にはＦＰＣの変形は抑制さ
れるが、ダミ一端子の数が増してはんだ接合部の間隔が
広くなる不具合を生ずる。このように、はんだ高さがダ
ミ一端子の設置間隔に大きく左右され、はんだ高さを一
定に保持することが困難な問題点を有していた。
本発明は、上記従来技術の問題点に鑑み、プリント配線
基板の端子とＴＡＢ等の電子部品のリードとの間に、両
者をはんだ接合するのに必要な一定厚さのはんだを、十
分かつ確実に供給することができる電子部品の実装構造
を提供することを目的とする。
［課題を解決するための手段］ 上記目的を達成するため、本発明は、プリント配線基板
に低融点金属を用いて電子部品を電気的に接続する実装
構造において、前記プリント配線基板上の端子と、該端
子に接続される電子部品のリードとの間に、一定厚さの
はんだ層が形成される間隙を設ける構成にしたものであ
る。そして、接続する前記プリント配線基板と電子部品
とを、マザーボード上に各複数個交互に積層した場合も
、積層した各プリント配線基板上の端子と該端子に接続
される各電子部品のリードとの間に、一定厚さのはんだ
層が形成される間隙を設ける構成にすることが可能であ
り、また、前記プリント配線基板上に複数段の電子部品
を積層した場合にも、プリント配線基板上の端子と該端
子に接続される電子部品のリードとの間および積層され
た各電子部品のリード間に、一定厚さのはんだ層が形成
される間隙を設ける構成にすることが可能である。
そして、前記一定厚さのはんだ層が形成される間隙を、
プリント配線基板上の端子と電子部品のリードとの間に
、有機系樹脂材または無機系固形材を介在させて形成し
ても、前記はんだより高融点の金属粒子を分散して介在
させて形成するようにしてもよい。また、プリント配線
基板上の端子と電子部品のリードとの相対面のいずれか
一方または両方に、凹または凸の突設部を設けて形成し
てもよく、接続する電子部品のリードの下面で、かつ該
リードがプリント配線基板の端子をまたいだ位置のプリ
ント配線基板上に、該端子および形成するはんだ層の各
厚さの合計と同じ高さの凸部を設けて形成してもよい。
そして、該凸部を有機系樹脂膜、無機系固形材またはソ
ルダーレジスト膜で構成するとよい。さらに、プリント
配線基板上の端子と該端子に接続される電子部品のリー
ドとの接続部の周辺に、該端子、形成するはんだ層およ
びリードの各厚さの合計と同じ高さの凸部を設けて形成
してもよく、そして、該凸部もまた有機系樹脂膜、無機
系固形材またはソルダーレジスト膜で構成することが望
ましい。他方、スルーホールおよびスルーホールランド
部を有するプリント配線基板のスルーホールランド部に
、該スルーホールランド部とスルーホールランド部以外
の接続パターン部左の間に段差を設けて形成してもよい
。なお、前記段差を、スルーホールランド部、または、
スルーホールランド部以外の接続パターン部に塗布した
有機系樹脂材からなるソルダーレジスト膜の膜厚により
形成するとよい。
［作用コ 上記のように構成したことにより、プリント配線基板上
の端子と、該端子に接続される電子部品のリードとの間
に一定寸法の間隙が形成され、該間隙に両者をはんだ接
合するのに必要なはんだを十分かつ確実に供給すること
が可能になり、該はんだの供給により形成される一定厚
さのはんだ層を介して信頼性の高いはんだ接合を行うこ
とが可能になる。
［実施例］ 以下、本発明の電子部品の実装構造の各種実施例を図面
を参照して順に説明する。第１図は第１の実施例の接合
部の断面図、第２図は第１図の要部拡大図である。図中
、前記第１７図および第１８図と同符号のものは同じも
のを示す。
図において、１は前記従来と同じプリント配線基板で、
ガラス基材エポキシ樹脂のＣｕ張積層基板に、従来から
用いられているパターン形成法にて端子２を形成したも
のである。３は内部に半導体素子を有する多端子プラス
チックパッケージで形成されている電子部品で、その端
部から多数のり−ド４が引き出されている。図はその内
の１本のり−ド４のみを示している。５は端子２とり−
ド４との間に介在させたエポキシ樹脂系のソルダーレジ
ストとして用いられている有機系樹脂材で、端子２とリ
ード４との間に所望の一定厚さのはんだ層が形成される
ように間隙を形成する。
次に、プリント配線基板１と電子部品３との接合プロセ
スの一例を説明する。まず、端子２上にスクリーン印刷
にてペーストはんだを供給し、その後、プリント配線基
板１上に電子部品３を移動させてリード４と端子２とを
位置合わせし、電子部品３をプリント配線基板１上に配
置する。この状態にてリード４上面に図示しない加熱用
のヒーターチップを押し付ける。この場合使用している
はんだ６は、５ｎ６３％−ｐｂ残の組成のもので、接合
部が１８３℃になると溶融するようになっており、−例
としてヒーターチップ先端の温度を２３０℃にし、加熱
時間を５秒に設定することにより接合部のはんだを完全
に溶融し、所望の一定厚さのはんだ層を形成してはんだ
接合を完了する。
そして、十分な強度を有するはんだ接合が得られる。上
記接合プロセスは従来も同様に行われているが、従来は
本実施例のように有機系樹脂材５を有しないため、前記
第１７図および第１８図に示すように接合部にはんだ層
が形成されず殆どＣｕ−８ｎ系の合金層で占められ、十
分な強度を有するはんだ接合を得ることができない。な
お、第１図および第２図ははんだ接合が完了した状態を
示している。
本実施例においては、端子２とリード４との間に所望の
一定厚さのはんだ層を形成する間隙を、有機系樹脂材５
を印刷して使用する構成により形成したが、有機系樹脂
材５に替えて無機系のガラスペースト、あるいはセラミ
ックペースト等を使用して形成してもよく、作用・効果
を上記と同様に奏することができる。
つぎに、第２の実施例を第３図および第４図を参照して
説明する。第３図は本実施例の接合部の断面図、第４図
は第３図の要部拡大図である。図中、前記第１図および
第２図と同符号のものは同じものを示す。
図において、１０ははんだ６内に分散して含有されてい
るはんだ６より高融点で、かつほぼ同径のＣｕ粒子で、
その粒径は通常１０〜５０ｐｍ程度のものが使用される
。１１はＣｕ粒子１０の周囲に、合金層７または８と同
様に形成される合金層である。本実施例における接合プ
ロセスは、まず、プリント配線基板１の端子２上に、Ｃ
ｕ粒子１０を混入させたはんだペーストをスクリーン印
刷にて供給し、ついでリード４と端子２とを位置合わせ
し、電子部品３をプリント配線基板１上に配置する。こ
の状態でリード４上に加熱用ヒーターチップを押しつけ
、接合部を加熱してはんだ６を溶融させる。はんだ６の
溶融と同時にＣｕ粒子１０は端子２とリード４との間に
平面的に分散配置され、前記粒径に相当する間隙が形成
されて一定厚さのはんだ層を形成する。そしてこの分散
配置状態で冷却することによりはんだ接合を完了する。
本実施例においても前記第１の実施例と同様に、端子２
とリード４との間の一定厚さのはんだ６を介して十分な
強度を有するはんだ接合を得ることができる。
なお、Ｃｕ粒子１０の粒径は前記寸法に限定されないの
は勿論であり、また５組成もＣｕに限定することなく、
Ｎｉ、Ｆｅ、Ｗ、Ｍｏ等のはんだ６より高融点の材質で
あれば使用することは可能である。
第３の実施例を第５図および第６図を参照して説明する
。第５図は本実施例の接合部の断面図で、端子側に凸の
突設部を設けた例を示す図、第６図は第５図と同様に本
実施例の接合部の断面図で、リード側に凸の突設部を設
けた例を示す図である。
図中、前記第１図および第２図と同符号のものは同じも
のを示す。
第５図において、１２は端子２とリード４との間に、一
定厚さのはんだ層が形成されるように間隙を形成する端
子２に設けた凸状の突設部である。
突設部１２の形成は、まず、端子２を形成する前に、突
設部１２を形成する部分のみを露出しためっきレジスト
膜を、プリント配線基板１のＣｕパターン上に形成し、
しかるのちＣｕめっきを行って突設部１２を形成する。
そののち、前記めっきレジスト膜を剥離し、端子２およ
び突設部１２を再度めっきレジスト膜で覆って端子２以
外の不要Ｃｕパターンをエツチング除去すると１本実施
例における突設部パターンが形成される。
第６図において、１３はリード４のはんだ接合面に設け
た凸状の突設部で、前記突設部１２と同様に端子２とリ
ード４との間に、一定厚さのはんだ層が形成されるよう
に間隙を形成する。突設部１３の形成は、前記突設部１
２の形成と同じく部分めっきにより積み上げる方法およ
び突設部１２以外を部分的にエツチングにより除去して
段差を付ける方法等が可能であるほか、リード４の一部
を機械的に押圧して変形させる方法によってもよい。
つぎに、第４の実施例を第７図ないし第９図を参照して
説明する。第７図は本実施例のその１の接合部の断面図
、第８図は本実施例のその２を示す平面図、第９図は第
８図のＩＸ−ＩＫ断面図である。
図中、前記第１図および第２図と同符号のものは同じも
のを示す。
第７図において、１４および１５は、リード４の下面で
、かつリード４が端子２をまたいだ位置のプリント配線
基板１上に設けた凸部で、凸部１４．１５の高さは端子
２および形成するはんだ６の各厚さの合計と同じ高さの
寸法に形成されている。このため、端子２とリード４と
の間に凸部１４．１５の高さ寸法に応じた一定厚さのは
んだ層を形成するための間隙が形成され、この状態で前
述の接合プロセスによりはんだ接合することにより、前
記各実施例と同様に、端子２とリード４との間に存在す
る一定厚さのはんだ６を介して十分な強度を有するはん
だ接合を得ることができる。
第８，９図において、１６，１７．１８は端子２と該端
子２に接続されるリード４との接続部の周辺に設けられ
た凸部で、凸部１６，１７，１８の高さは、端子２．形
成するはんだ６およびり−ド４の各厚さの合計と同じ高
さの寸法に形成されている。このため、端子２とリード
４との間に凸部１６，１７，１８の合計高さ寸法に応じ
た一定厚さのはんだ層を形成するための間隙が形成され
、この状態でヒーターチップにより加熱すると、ヒータ
ーチップの先端はリード４の上面と凸部１６゜１７．１
８の上面に共に接触してはんだ接合される。
このように第４の実施例においては、凸部の形成厚さを
制御することによりはんだ接合厚さを任意に設定するこ
とが可能で、この結果、端子２とリード４との間に接合
に必要な所望のはんだ層を形成することができ、十分な
強度を有するはんだ接合を得ることができる。
なお、前記凸部１４，１５，１６，１７．１８は、有機
系樹脂膜、無機系固形材、ソルダーレジスト膜のいずれ
で形成してもよい。
つぎに、第５の実施例を第１０図ないし第１２図を参照
して説明する。第１０図は本実施例の接合部の平面図、
第１１図は第１０図のＸＩ−ＸＩ断面図、第１２図は第
１１図に対応する断面図である。
図中、前記第１図および第２図と同符号のものは同じも
のを示す。
第１０．１１図において、２１はスルーホール２３を有
するプリント配線基板、２２はプリント配線基板２１に
形成されている端子で、端子２２の一部にはスルーホー
ル２３およびスルーホールランド部２４が形成されてい
て、端子２２は、該端子２２上およびスルーホール２３
部にてリード４とはんだ６により接合される。２５はス
ルーホールランド部２４に形成されている凸部で、凸部
２５によりスルーホールランド部２４とスルーホールラ
ンド部２４以外の接続パターン部との間に段差を設けて
いる。
つぎに、本実施例における接合プロセスの一例を説明す
る。まず、端子２２およびスルーホール２３部にスクリ
ーン印刷にてはんだペーストを供給する。ついで、リー
ド４と端子２２とを位置合わせし、電子部品３をプリン
ト配線基板２１上に配置する。このときり−ド４はスル
ーホール２３の凸部２５をまたいだ状態で配置され、凸
部２５により形成された段差により一定厚さのはんだ層
が形成される間隙を形成する。この状態で加熱ヒーター
チップをリード４上に押しつけることによりはんだ６が
溶融され、溶融したはんだ６が前記間隙に満たされては
んだ接合が行われる。なお、凸部２５の形成は、スルー
ホール２３部およびスルーホールランド部２４以外をめ
っきレジスト膜で覆ってスルーホールめっきすることで
得られる。
また、はんだ供給を本実施例でははんだペーストの印刷
により行ったが、めっきおよび溶融はんだ浸漬等によっ
ても十分供給可能である。
第１２図において、２６は第１１図に示すような凸部２
５を有しない端子、２７はスルーホール２３内に充填さ
れているＡｇペーストで、Ａｇペースト２７はスルーホ
ールランド部２４が盛り上げられ凸部２８を形成するよ
うになっている。この場合も凸部２８により形成された
段差により一定厚さのはんだ層が形成される間隙を形成
し、前記第１１図の場合と同様に作用・効果を奏するこ
とが可能である。ここで、前記Ａｇペースト２７はスク
リーン印刷にて供給されるが、この方法によれば、スル
ーホール２３の壁面めっきを形成することなく−、プリ
ント配線基板２１に上下パターンの導通をとることも可
能で、プリント配線基板２１の製造コストを大幅に下げ
られる利点も有する。
なお、スルーホール２３内への充填は、Ａｇペースト２
７のほか前記エポキシ系ソルダーレジスト等を使用する
ことも十分可能である。
つぎに、第６の実施例を第１３図および第１４図を参照
して説明する。本実施例は、リード４の接合をスルーホ
ールランドおよびスルーホール内のはんだにより行うも
のである。第１３図および第１４図は本実施例の接合部
の断面図である。図中、前記第１図および第２図と同符
号のものは同じものを示す。
第１３図において、２９は端子２６上に形成されている
有機系樹脂材からなるソルダーレジスト膜で、ソルダー
レジスト膜２９の厚さは任意に設定可能である。リード
４はソルダーレジスト膜２９上を経てスルーホール２３
上に配置されている。
リード４と端子２６との接合は、スルーホール２３部と
スルーホールランド部２４とのはんだ６により行われる
が、接合部のはんだ厚さは、ソルダーレジスト膜２９の
設定厚さにより形成される間隙で決定される。従って、
ソルダーレジスト膜２９の厚さを制御することにより、
所望の一定のはんだ厚さが得られ、十分な強度のはんだ
接合が得られる。
第１４図は、プリント配線基板２１上に直接ソルダーレ
ジスト膜２９を形成したもので、その置端子２６′が前
記第１３図に示す端子２６に比べて短くなっているほか
は前記第１３図と同じである。そして、この場合は、前
記第１３図に示す例に比べてソルダーレジスト膜２９の
密着性や耐熱性が向上する利点を有している。
つぎに、第７の実施例を第１５図を参照して説明する。
本実施例は、前記第１１図に示すスルーホール付きプリ
ント配線基板と電子部品とを接続する実装構造の場合に
比べて、接続する両者を各複数個交互に積層して接続す
るようにした場合の構成例である。図は本実施例の接合
部の断面図を示す。図中、前記第１０図ないし第１４図
と同符号のものは同じものを示す。
第１５図において、３０は前記各実施例における電子部
品と同様構成の電子部品、３１はマザーボード、３２は
マザーボード３１上に形成されている端子で、端子３２
上には１段目のプリント配線基板２１および電子部品３
ｏが配置され、その上には１段目と同じ構成の２段目の
プリント配線基板２１および電子部品３０が積層されて
いる。
この場合、凸部２５は各上下のスルーホールランド部２
４にそれぞれ形成されていて、上下各端子２２のスルー
ホールランド部２４以外の接続パターン部との間に段差
を設け、設けた段差により一定の厚さの間隙を形成して
いる。そして、この段差をスルーホールランド部２４、
または、スルーホールランド部２４以外の接続パターン
部に塗布した有機系樹脂材からなるソルダーレジスト膜
の膜厚により形成することが望ましい。
つぎに、本実施例の接合プロセス例を説明する。
マザーボード３１の端子３２および各プリント配線基板
２１の上下の端子２２には、パターン形成時にめっきに
てはんだが供給されている。この状態にて端子３２と１
段目のプリント配線基板２１の下側端子２２とを位置合
わせして仮保持する。
ついで、１段目の電子部品３０のリード４と１段目のプ
リント配線基板２１の上側端子２２とを位置合わせして
仮保持する。そして、前記１段目と同様に、２段目のプ
リント配線基板２１と電子部品３０とを位置合わせして
仮保持する。この仮保持した状態で各接合部にフラック
スを塗布して加熱準備を終わる。続いて２段目のリード
４上面に加熱ヒーターチップを押しつけることにより、
前記各間隙のはんだ６が溶融され、溶融したはんだ６が
各間隙にそれぞれ満たされてはんだ接合が行われる。
上記実施例においては、プリント配線基板２１と電子部
品３とが２段に積層されている場合について説明したが
、２段以上の場合についても同様の作用・効果が得られ
るのは勿論であり、また。
はんだ６の溶融を、加熱ヒーターチップを押しつけて行
う方法としたが、その他のはんだリフロー方法１例えば
、加熱炉で再溶融する方法等で行ってもよい。さらに、
端子２２または３２とリード４との間の一定厚さの間隙
を、凸部２５による段差により形成する例について説明
したが、前記第１図ないし第９図および第１３図、第１
４図に示した構成により形成してもよいのは勿論である
。
第１６図は第８の実施例を示す。本実施例はマザーボー
ド上に複数個の電子部品を積層し、マザ−ボード上の端
子と該端子に接続される電子部品のリードとの間、およ
び積層された各電子部品のリード間を接合する場合の構
成例である。図は本実施例の接合部の断面図を示したも
ので、図中、前記第５図ないし第１５図と同符号のもの
は同じものを示す。
第１６図において、３３．３４は前記各実施例における
電子部品と同様の電子部品で、それぞれ１段目および２
段目を構成している。４は電子部品３３および３４から
それぞれ引き出されているリードである。３５はリード
４の接続される部分に形成されている突設部で、前記第
５図、第６図または第１５図に示した場合と同様に、該
突設部３５以外の接続パターン部との間に段差を設け、
設けた段差により一定の厚さの間隙を形成している。
本実施例の場合の接合プロセス例を説明する。
マザーボード３１の端子３２には、パターン形成時にス
クリーン印刷にてはんだが供給されている。
この状態にて端子３２上に１段目のり一ド４を位置合わ
せして仮保持する。ついで、１段目の電子部品３３のリ
ード４の上に、２段目の電子部品３４のリード４を位置
合わせして仮保持する。この仮保持した状態で各接合部
にフラックスを塗布し、続いて２段目のリード４上面に
加熱ヒーターチップを押しつけて加熱することにより、
前記各間隙のはんだ６が溶融される。そして、溶融した
はんだ６が各間隙にそれぞれ満たされてはんだ接合が行
われる。
上記実施例においては、電子部品３３．３４を２段に積
層した場合について説明したが、２段以上の場合につい
ても同様の作用・効果が得られるのは勿論であり、また
、はんだ６の溶融を、加熱ヒーターチップを押しつけて
行う方法としたが、その他のはんだリフロ一方法で行っ
てもよい。
［発明の効果］ 以上説明したように本発明は、プリント配線基板の端子
と該端子に接続されるＴＡＢ等の電子部品のリードとの
間、或いは積層した各電子部品のリードとリードとの間
に、一定厚さのはんだ層が形成される間隙を設ける構成
にしたから、はんだリフロー時に電子部品のリードを押
さえ付けても、はんだ接合するのに必要なはんだがプリ
ント配線基板の端子とリードとの間に十分かつ確実に供
給され、信頼性の高いはんだ接合が得られる効果を奏す
る。
【図面の簡単な説明】
第１図は本発明の電子部品の実装構造の第１の実施例を
示す接合部の断面図、第２図は第１図の要部拡大図、第
３図は第２の実施例の接合部の断面図、第４図は第３図
の要部拡大図、第５図は第３の実施例の接合部の断面図
で、端子側に凸の突設部を設けた例を示す図、第６図は
第５図と同様に接合部の断面図で、リード側に凸の突設
部を設けた例を示す図、第７図は第４の実施例その１の
接合部の断面図、第８図は第４の実施例その２を示す平
面図、第９図は第８図の■−■断面図、第１０図は第５
の実施例の接合部の平面図、第１１図は第１０図のＭ−
Ｘｉ断面図、第１２図は第１１図に対応する断面図、第
１３図および第１４図はリードの接合をスルーホールラ
ンドおよびスルーホール内のはんだにより行う第６の実
施例の接合部の断面図、第１５図はプリント配線基板と
電子部品とを各複数個交互に積層して接続する第７の実
施例の接合部の断面図、第１６図はマザーボード上に複
数個の電子部品を積層して接続する第８の実施例の接合
部の断面図である。 第１７図は従来の電子部品の実装構造の一般的な例を示
す接合部の断面図、第１８図は第１７図の要部拡大図で
ある。 １．２１・・・プリント配線基板、２，２２．２６３２
・・・端子、３，３３．３４・・・電子部品、４・・・
リード、５・・・有機系樹脂材、６・・・はんだ、１０
・・・ＣＵ粉粒子１２，１３．３５・・・突設部、１４
，１５゜１６．１７，１８，２５．２８・・・凸部、２
３・・スルーホール、２４・・・スルーホールランド部
、２７・・・Ａｇペースト、２９・・・ソルダーレジス
ト膜、３１・・・マザーボード。 特許出願人　株式会社日立製作所 代理人弁理士　秋　　本　　正　　実 第１図 第３属 第４図 第５図 第６図 第７図 ７　　　　　　　６、（２）　ｆｆ“１第１０図 第１３図 第１４図 第１５図

Claims (17)

    【特許請求の範囲】
  1. １．プリント配線基板に低融点金属を用いて電子部品を
    電気的に接続する実装構造において、前記プリント配線
    基板上の端子と、該端子に接続される電子部品のリード
    との間に、一定厚さのはんだ層が形成される間隙を設け
    たことを特徴とする電子部品の実装構造。
  2. ２．プリント配線基板に低融点金属を用いて電子部品を
    電気的に接続する実装構造において、前記プリント配線
    基板と電子部品との各複数個をマザーボード上に交互に
    積層し、積層した各プリント配線基板上の端子と該端子
    に接続される各電子部品のリードとの間に、一定厚さの
    はんだ層が形成される間隙を設けたことを特徴とする電
    子部品の実装構造。
  3. ３．プリント配線基板に低融点金属を用いて電子部品を
    電気的に接続する実装構造において、前記プリント配線
    基板上に複数段の電子部品を積層し、プリント配線基板
    上の端子と該端子に接続される電子部品のリードとの間
    および積層された各電子部品のリード間に、一定厚さの
    はんだ層が形成される間隙を設けたことを特徴とする電
    子部品の実装構造。
  4. ４．前記一定厚さのはんだ層が形成される間隙を、プリ
    ント配線基板上の端子と電子部品のリードとの間に、有
    機系樹脂材を介在させて形成した請求項１，２または３
    記載の電子部品の実装構造。
  5. ５．前記一定厚さのはんだ層が形成される間隙を、プリ
    ント配線基板上の端子と電子部品のリードとの間に、無
    機系固形材を介在させて形成した請求項１，２または３
    記載の電子部品の実装構造。
  6. ６．前記一定厚さのはんだ層が形成される間隙を、プリ
    ント配線基板上の端子と電子部品のリードとの間に、前
    記はんだより高融点の金属粒子を分散して介在させて形
    成した請求項１，２または３記載の電子部品の実装構造
    。
  7. ７．前記一定厚さのはんだ層が形成される間隙を、プリ
    ント配線基板上の端子と電子部品のリードとの相対面の
    いずれか一方または両方に、凹または凸の突設部を設け
    て形成した請求項１，２または３記載の電子部品の実装
    構造。
  8. ８．前記一定厚さのはんだ層が形成される間隙を、接続
    する電子部品のリードの下面で、かつ該リードがプリン
    ト配線基板の端子をまたいだ位置のプリント配線基板上
    に、該端子および形成するはんだ層の各厚さの合計と同
    じ高さの凸部を設けて形成した請求項１記載の電子部品
    の実装構造。
  9. ９．前記端子および形成するはんだ層の各厚さの合計と
    同じ高さの凸部が、有機系樹脂膜からなる請求項８記載
    の電子部品の実装構造。
  10. １０．前記端子および形成するはんだ層の各厚さの合計
    と同じ高さの凸部が、無機系固形材からなる請求項８記
    載の電子部品の実装構造。
  11. １１．前記端子および形成するはんだ層の各厚さの合計
    と同じ高さの凸部が、ソルダーレジスト膜からなる請求
    項８記載の電子部品の実装構造。
  12. １２．前記一定厚さのはんだ層が形成される間隙を、プ
    リント配線基板上の端子と該端子に接続される電子部品
    のリードとの接続部の周辺に、該端子，形成するはんだ
    層およびリードの各厚さの合計と同じ高さの凸部を設け
    て形成した請求項１記載の電子部品の実装構造。
  13. １３．前記端子，形成するはんだ層およびリードの各厚
    さの合計と同じ高さの凸部が、有機系樹脂膜からなる請
    求項１２記載の電子部品の実装構造。
  14. １４．前記端子，形成するはんだ層およびリードの各厚
    さの合計と同じ高さの凸部が、無機系固形材からなる請
    求項１２記載の電子部品の実装構造。
  15. １５．前記端子，形成するはんだ層およびリードの各厚
    さの合計と同じ高さの凸部が、ソルダーレジスト膜から
    なる請求項１２記載の電子部品の実装構造。
  16. １６．前記一定厚さのはんだ層が形成される間隙を、ス
    ルーホールおよびスルーホールランド部を有するプリン
    ト配線基板のスルーホールランド部に、該スルーホール
    ランド部とスルーホールランド部以外の接続パターン部
    との間に段差を設けて形成した請求項１記載の電子部品
    の実装構造。
  17. １７．前記段差を、スルーホールランド部、または、ス
    ルーホールランド部以外の接続パターン部に塗布した有
    機系樹脂材からなるソルダーレジスト膜の膜厚により形
    成した請求項１０記載の電子部品の実装構造。
JP2321325A 1990-11-27 1990-11-27 電子部品の表面実装構造 Expired - Fee Related JP2756184B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2321325A JP2756184B2 (ja) 1990-11-27 1990-11-27 電子部品の表面実装構造
US08/059,967 US5421081A (en) 1990-11-27 1993-05-13 Method for producing electronic part mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2321325A JP2756184B2 (ja) 1990-11-27 1990-11-27 電子部品の表面実装構造

Publications (2)

Publication Number Publication Date
JPH04192596A true JPH04192596A (ja) 1992-07-10
JP2756184B2 JP2756184B2 (ja) 1998-05-25

Family

ID=18131334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2321325A Expired - Fee Related JP2756184B2 (ja) 1990-11-27 1990-11-27 電子部品の表面実装構造

Country Status (2)

Country Link
US (1) US5421081A (ja)
JP (1) JP2756184B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313368A (en) * 1993-02-02 1994-05-17 The Whitaker Corporation Electrical connections between printed circuit boards and integrated circuits surface mounted thereon
JPH0745938A (ja) * 1993-07-30 1995-02-14 Hitachi Aic Inc プリント配線板
US5784779A (en) * 1995-05-20 1998-07-28 Robert Bosch Gmbh Method for joining an electrical connection of a non-packaged IC component with a conductive strip on a substrate
WO2006035853A1 (en) * 2004-09-29 2006-04-06 Ricoh Company, Ltd. Printed circuit board, a printed circuit assembly and electronic apparatus
KR100808531B1 (ko) * 2004-09-29 2008-02-29 가부시키가이샤 리코 인쇄 회로 기판, 인쇄 회로 기판 조립체 및 전자 장치
JP2008177295A (ja) * 2007-01-17 2008-07-31 Olympus Corp 積層実装構造体
JP2014104715A (ja) * 2012-11-29 2014-06-09 Kyocera Corp サーマルヘッドおよびこれを備えるサーマルプリンタ
JP2017188545A (ja) * 2016-04-05 2017-10-12 太陽誘電株式会社 インターポーザ付き電子部品

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404275B1 (ko) * 1995-11-20 2004-03-12 코닌클리케 필립스 일렉트로닉스 엔.브이. 전기전도성와이어
JP2831970B2 (ja) * 1996-04-12 1998-12-02 山一電機株式会社 回路基板における層間接続方法
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US6087596A (en) * 1997-12-04 2000-07-11 Ford Motor Company Solder joints for printed circuit boards having intermediate metallic member
KR100548114B1 (ko) * 2000-12-21 2006-02-02 가부시키가이샤 히타치세이사쿠쇼 땜납 박 및 반도체 장치 및 전자 장치
US20050196112A1 (en) * 2004-03-08 2005-09-08 Toshio Takagi Transmitting optical subassembly capable of monitoring the front beam of the semiconductor laser diode
DE102004038964A1 (de) * 2004-08-10 2006-02-23 Endress + Hauser Gmbh + Co. Kg Leiterplatte mit wenigstens einem thermisch kritischen SMD-Bauteil und Verfahren zum Herstellen, Bestücken und Löten einer Leiterplatte
US7317250B2 (en) * 2004-09-30 2008-01-08 Kingston Technology Corporation High density memory card assembly
JP2006156819A (ja) * 2004-11-30 2006-06-15 Denso Corp 電子部品
US7255601B2 (en) * 2004-12-21 2007-08-14 Fci Americas Technology, Inc. Cap for an electrical connector
WO2008018452A1 (fr) 2006-08-07 2008-02-14 Kyocera Corporation Procédé de fabrication d'un dispositif à ondes acoustiques de surface
DE102013215588A1 (de) * 2013-08-07 2015-02-12 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Leiterplattenanordnung, Steuervorrichtung für ein Kühlerlüftermodul und Verfahren
EP2851151B1 (en) 2013-09-20 2017-08-23 Ansaldo Energia IP UK Limited Method of fixing through brazing a heat resistant component on a surface of a heat exposed component
US10668558B2 (en) * 2016-03-29 2020-06-02 Ngk Insulators, Ltd. Metal wiring bonding structure and production method therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5450826A (en) * 1977-09-28 1979-04-21 Shin Kobe Electric Machinery Method of producing negative zinc electrode of alkaline battery
JPS5621552A (en) * 1979-07-31 1981-02-28 Nippon Oil & Fats Co Ltd Creamy composition
JPH01171293A (ja) * 1987-12-25 1989-07-06 Ibiden Co Ltd プリント配線板
JPH02181444A (ja) * 1989-01-06 1990-07-16 Matsushita Electric Ind Co Ltd Ｉｃの装着方法
JPH02129767U (ja) * 1989-03-30 1990-10-25

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
US4755631A (en) * 1985-04-11 1988-07-05 International Business Machines Corporation Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
JPH0690964B2 (ja) * 1986-03-31 1994-11-14 日本メクトロン株式会社 Ｐｔｃ素子の製造法
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH02283091A (ja) * 1988-12-20 1990-11-20 Pfu Ltd プリント板及びその製造方法
US5076485A (en) * 1990-04-24 1991-12-31 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads with particles
US4995551A (en) * 1990-04-24 1991-02-26 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads on electrical components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5450826A (en) * 1977-09-28 1979-04-21 Shin Kobe Electric Machinery Method of producing negative zinc electrode of alkaline battery
JPS5621552A (en) * 1979-07-31 1981-02-28 Nippon Oil & Fats Co Ltd Creamy composition
JPH01171293A (ja) * 1987-12-25 1989-07-06 Ibiden Co Ltd プリント配線板
JPH02181444A (ja) * 1989-01-06 1990-07-16 Matsushita Electric Ind Co Ltd Ｉｃの装着方法
JPH02129767U (ja) * 1989-03-30 1990-10-25

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313368A (en) * 1993-02-02 1994-05-17 The Whitaker Corporation Electrical connections between printed circuit boards and integrated circuits surface mounted thereon
JPH0745938A (ja) * 1993-07-30 1995-02-14 Hitachi Aic Inc プリント配線板
US5784779A (en) * 1995-05-20 1998-07-28 Robert Bosch Gmbh Method for joining an electrical connection of a non-packaged IC component with a conductive strip on a substrate
WO2006035853A1 (en) * 2004-09-29 2006-04-06 Ricoh Company, Ltd. Printed circuit board, a printed circuit assembly and electronic apparatus
KR100808531B1 (ko) * 2004-09-29 2008-02-29 가부시키가이샤 리코 인쇄 회로 기판, 인쇄 회로 기판 조립체 및 전자 장치
JP2008177295A (ja) * 2007-01-17 2008-07-31 Olympus Corp 積層実装構造体
JP2014104715A (ja) * 2012-11-29 2014-06-09 Kyocera Corp サーマルヘッドおよびこれを備えるサーマルプリンタ
JP2017188545A (ja) * 2016-04-05 2017-10-12 太陽誘電株式会社 インターポーザ付き電子部品

Also Published As

Publication number Publication date
US5421081A (en) 1995-06-06
JP2756184B2 (ja) 1998-05-25

Similar Documents

Publication Publication Date Title
JP2756184B2 (ja) 電子部品の表面実装構造
JP2772739B2 (ja) リードレスパッケージの外部電極構造及びその製造方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
US5841198A (en) Ball grid array package employing solid core solder balls
JP3913531B2 (ja) スペーサー、及びこれを用いた実装方法
JPH0349211A (ja) 電子部品
CN206231042U (zh) 金属掩模
JP3334958B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2692522B2 (ja) パッケージモジュール基板
JP2870456B2 (ja) 電子部品の接合方法
JPH0613523A (ja) 半導体電子部品
JPH05121868A (ja) プリント基板に対する電子部品の半田付け実装方法
JP2917537B2 (ja) 表面実装用ｉｃパッケージの実装方法
JPH11135674A (ja) 半導体装置及びその製造方法
JPH04329659A (ja) 混成集積回路装置およびその製造方法
JP2741611B2 (ja) フリップチップボンディング用基板
JPH0936527A (ja) 電子部品及び電子部品の製造方法、基板並びに電子部品のハンダ付け方法
JP2005064379A (ja) 配線基板およびその製造方法
JP2003046230A (ja) 構造体及びこの構造体を用いた実装方法
JPH05283587A (ja) 多リード素子の半田付方法
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JPH05235108A (ja) フィルムキャリアテープの製造方法
JPH03194994A (ja) 表面装着用ｉｃパッケージの半田接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees