JPS6152018B2 - - Google Patents

Info

Publication number
JPS6152018B2
JPS6152018B2 JP8819380A JP8819380A JPS6152018B2 JP S6152018 B2 JPS6152018 B2 JP S6152018B2 JP 8819380 A JP8819380 A JP 8819380A JP 8819380 A JP8819380 A JP 8819380A JP S6152018 B2 JPS6152018 B2 JP S6152018B2
Authority
JP
Japan
Prior art keywords
wheel speed
pulse
output
wheel
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8819380A
Other languages
Japanese (ja)
Other versions
JPS5715046A (en
Inventor
Tetsuo Arikawa
Teruo Inoe
Yukihiro Takigami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nabco Ltd
Original Assignee
Nabco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nabco Ltd filed Critical Nabco Ltd
Priority to JP8819380A priority Critical patent/JPS5715046A/en
Priority to US06/275,974 priority patent/US4420814A/en
Priority to DE3125197A priority patent/DE3125197C2/en
Publication of JPS5715046A publication Critical patent/JPS5715046A/en
Publication of JPS6152018B2 publication Critical patent/JPS6152018B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Regulating Braking Force (AREA)

Description

【発明の詳細な説明】 本発明は車輪回転速度演算回路に関し、特に車
両のアンチスキツド制御に適用して最適な車輪回
転速度演算回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a wheel rotation speed calculation circuit, and more particularly to a wheel rotation speed calculation circuit that is most suitable for application to anti-skid control of a vehicle.

最近、自動車にいかなる路面においても、より
効果的で、かつ安全なブレーキ作用を行わせるた
めのブレーキ装置として種々のアンチスキツド制
御装置が開発されている。これらアンチスキツド
制御装置においてはいづれも車輪の回転状態もし
くはスキツド状態が演算され、この結果に応じて
車輪のブレーキ装置のホイールシリンダに伝達さ
れるブレーキ液圧が制御されるのであるが、上述
の回転状態もしくはスキツド状態の演算において
は、車輪回転速度、すなわち車輪速度が必要とさ
れる。例えば、回転状態の演算においては、車輪
速度から減速度が演算され、スキツド状態の演算
においては車輪速度から近似車体速度が演算さ
れ、この結果によりスリツプ率が演算される。車
輪の減速度は所定の減速度基準値と比較され、車
輪のスリツプ率は所定のスリツプ率と比較され、
これらの結果によりブレーキ液圧が制御されるの
であるが、制御の基本となるのはいづれの場合に
おいても車輪速度である。
Recently, various anti-skid control devices have been developed as braking devices to provide more effective and safe braking to automobiles on any road surface. In each of these anti-skid control devices, the rotational state or skid state of the wheel is calculated, and the brake fluid pressure transmitted to the wheel cylinder of the wheel brake device is controlled according to this result. Alternatively, in calculating the skid state, the wheel rotation speed, that is, the wheel speed is required. For example, in calculating the rotational state, deceleration is calculated from the wheel speed, and in calculating the skid state, an approximate vehicle speed is calculated from the wheel speed, and the slip rate is calculated from these results. The wheel deceleration is compared to a predetermined deceleration reference value, the wheel slip rate is compared to a predetermined slip rate, and
The brake fluid pressure is controlled based on these results, but the basis of control is the wheel speed in any case.

最近のアンチスキツド制御はデジタル制御の傾
向にあるが、上述の車輪速度を得るのに車輪に設
けられた車輪回転速度センサーからの出力をパル
ス列に変え、このパルス列に基づいて車輪速度が
演算されている。すなわち、このパルス列の周波
数は車輪回転速度に比例するのであるが、従来は
一定時間中のこのパルス列のパルスを計数する
か、または高周波数のパルスを上記パルス列のパ
ルス間、すなわちそのときの車輪回転速度に反比
例する周期において計数するかして車輪速度を演
算していた。
Recent anti-skid control tends to be digitally controlled, but in order to obtain the wheel speed mentioned above, the output from the wheel rotation speed sensor installed on the wheel is converted into a pulse train, and the wheel speed is calculated based on this pulse train. . In other words, the frequency of this pulse train is proportional to the wheel rotation speed, but conventionally, the pulses of this pulse train during a certain period of time are counted, or high-frequency pulses are calculated between the pulses of the pulse train, that is, the wheel rotation at that time. The wheel speed was calculated by counting at a period inversely proportional to the speed.

然しながら前者の方法においては、車輪速度の
精度を上げるためには上述の一定時間をかなり長
くしなければならず、演算に長時間を必要とす
る。また後者の方法においては、車輪速度が大き
いときと小さいときとでは、演算精度が大きく異
なつてくる。
However, in the former method, in order to increase the accuracy of the wheel speed, the above-mentioned fixed time must be made considerably longer, and the calculation requires a long time. Furthermore, in the latter method, the calculation accuracy differs greatly depending on whether the wheel speed is high or low.

更に以上の両方法においては、車輪速度の徴分
操作、すなわち車輪の減速度または加速度を得る
のに複雑な回路を必要とした。
Furthermore, both of the above methods required complex circuitry to obtain wheel speed signatures, ie, wheel deceleration or acceleration.

本発明は上述の点に鑑みてなされたもので、殆
んど瞬時に車輪速度を演算し、しかも徴分操作を
非常に簡単にする車輪回転速度演算回路を提供す
ることを目的とする。この目的は本発明によれ
ば、車輪の回転速度に比例した周波数の車輪速信
号によつて制御される計数器と、所定のデジタル
値と前記計数器のデジタル出力とを比較する比較
器と、この比較器の出力に基づいて車輪回転速度
に相当するデジタル値を演算し、出力する演算器
と、この演算器のデジタル出力と一定の周波数の
信号を受けて前記演算器のデジタル出力に比例す
る周波数のパルス列を発生するパルス発生器とを
具備し、前記計数器は前記パルス発生器のパルス
列を受けて前記車輪速信号の周期又はこの周期に
関連した期間内に発生する前記パルス列を計数
し、これにより得られる前記計数器のデジタル出
力が前記所定のデジタル値と前記比較器により比
較されることを特徴とする車輪回転速度演算回路
によつて達成される。
The present invention has been made in view of the above-mentioned points, and an object of the present invention is to provide a wheel rotation speed calculation circuit that calculates wheel speed almost instantaneously, and furthermore, allows a very simple classification operation. This object, according to the invention, comprises: a counter controlled by a wheel speed signal with a frequency proportional to the rotational speed of the wheels; a comparator for comparing a predetermined digital value with the digital output of said counter; A computing unit that computes and outputs a digital value corresponding to the wheel rotation speed based on the output of this comparator, and a computing unit that receives the digital output of this computing unit and a signal of a constant frequency and is proportional to the digital output of the computing unit. a pulse generator that generates a pulse train of a certain frequency; the counter receives the pulse train of the pulse generator and counts the pulse train that occurs within a cycle of the wheel speed signal or a period related to the cycle; This is achieved by a wheel rotation speed calculation circuit characterized in that the digital output of the counter obtained thereby is compared with the predetermined digital value by the comparator.

以下、本発明の詳細につき図面を参照して説明
する。
Hereinafter, details of the present invention will be explained with reference to the drawings.

第1図は本発明の実施例による自動車のアンチ
スキツド制御用車輪回転速度演算回路を示す。こ
の回路は主として、2進カウンターによつて構成
される計数器1と、プリセツタブル・アツプ・ダ
ウン・2進カウンターによつて構成される修正回
路2と比較器3とプリセツタブル・アツプ・ダウ
ン・2進カウンターによつて構成される車輪速演
算器4と2進レートマルチブライヤーによつて構
成されるパルス発生器5とから成る。
FIG. 1 shows a wheel rotation speed calculation circuit for anti-skid control of an automobile according to an embodiment of the present invention. This circuit mainly consists of a counter 1 composed of a binary counter, a correction circuit 2 composed of a presettable up-down binary counter, a comparator 3, and a presettable up-down binary counter. It consists of a wheel speed calculator 4 comprised of a counter and a pulse generator 5 comprised of a binary rate multiblier.

クリア信号入力端子6には第2図Dに示すよう
なクリア信号CLRが供給され、この入力端子6
は計数器1の入力端子CLRに接続される。また
入力端子7には第2図Bに示す車輪速パルスRI
が供給され、この端子7はNAND素子12を介し
て計数器1の入力端子CPに接続される。計数器
1の出力端子Oo〜Omはそれぞれ修正回路2のプ
リセツト入力端子Po〜Pmに接続され、入力端子
CPU及びCPDにはそれぞれ後述するようなパル
スが供給されるUP端子8及びDWN端子9が接続
される。なお、計数器1の最上位のビツト
(MSB)の出力端子Omはインバータ13を介し
て上述のNAND素子12の入力端子に接続され
る。
A clear signal CLR as shown in FIG. 2D is supplied to the clear signal input terminal 6.
is connected to the input terminal CLR of the counter 1. In addition, the input terminal 7 has a wheel speed pulse RI shown in Fig. 2B.
is supplied, and this terminal 7 is connected to the input terminal CP of the counter 1 via the NAND element 12. The output terminals Oo to Om of the counter 1 are connected to the preset input terminals Po to Pm of the correction circuit 2, respectively, and the input terminals
The CPU and CPD are connected to an UP terminal 8 and a DWN terminal 9, respectively, which are supplied with pulses as described later. Note that the output terminal Om of the most significant bit (MSB) of the counter 1 is connected to the input terminal of the above-mentioned NAND element 12 via an inverter 13.

入力端子10には第2図Cに示すようなラツチ
信号LTが供給され、この端子10は修正回路2
のラツチ信号入力端子Lに接続される。修正回路
2の出力端子Oo〜Omはそれぞれ比較器3の比較
入力端子Ao〜Amに接続される。比較器3の基準
入力端子Bo〜Bmには所定のデジタル値“M”が
印加されている。
An input terminal 10 is supplied with a latch signal LT as shown in FIG.
It is connected to the latch signal input terminal L of. Output terminals Oo to Om of the correction circuit 2 are connected to comparison input terminals Ao to Am of the comparator 3, respectively. A predetermined digital value "M" is applied to the reference input terminals Bo to Bm of the comparator 3.

比較器3の第1比較出力端子A<B及び第2比
較出力端子A>BはそれぞれNAND素子14,1
5、NOR素子19,20及びインバータ23,
24を介して車輪速演算器4の入力端子CPU及
びCPDに接続される。演算器4の入力端子Po〜
Pnには演算器4の最低温度を設定する所定のデ
ジタル値“No”が印加されている。この値
“No”は例えば5Km/Hの設定最低速度Vmmに対
応している。また演算器4の入力端子Lには、第
1図の回路全体の電源がオンされたときに負方向
パルスが入力端子30を介して印加される。従つ
て、電源のオン時に演算器4には“No”なるデ
ジタル値がプリセツトされる。
The first comparison output terminal A<B and the second comparison output terminal A>B of the comparator 3 are NAND elements 14 and 1, respectively.
5, NOR elements 19, 20 and inverter 23,
24 to the input terminals CPU and CPD of the wheel speed calculator 4. Input terminal Po of computing unit 4
A predetermined digital value "No" that sets the lowest temperature of the computing unit 4 is applied to Pn. This value "No" corresponds to a set minimum speed Vmm of 5 Km/H, for example. Further, a negative direction pulse is applied to the input terminal L of the arithmetic unit 4 via the input terminal 30 when the power of the entire circuit shown in FIG. 1 is turned on. Therefore, when the power is turned on, the digital value "No" is preset in the arithmetic unit 4.

車輪速演算器4の出力端子Oo〜Onはそれぞれ
パルス発生器5の入力端子A,B,C……に接続
され、出力端子Oo〜Onの出力が“No”のとき
“1”となる端子を除いてすべての端子は更に最
低速度検知用のNOR素子25の入力端子にそれ
ぞれ接続される。また、出力端子Oo〜Onは図示
せずとも、それぞれ最高速度検知用のNAND素子
28の入力端子に接続される。NOR素子25は
NOR素子21、インバータ17を介して上述の
NOR素子20の他入力端子に接続され、NAND
素子28はインバータ27、NOR素子22及び
インバータ18を介して上述のNOR素子19の
他入力端子に接続される。
The output terminals Oo to On of the wheel speed calculator 4 are connected to the input terminals A, B, C, etc. of the pulse generator 5, respectively, and are terminals that become "1" when the output of the output terminals Oo to On is "No". All the terminals except for are further connected to the input terminals of a NOR element 25 for detecting the lowest speed. Further, although not shown, the output terminals Oo to On are each connected to an input terminal of a NAND element 28 for maximum speed detection. The NOR element 25 is
The above-mentioned
Connected to the other input terminals of the NOR element 20, NAND
The element 28 is connected to the other input terminals of the above-mentioned NOR element 19 via the inverter 27, the NOR element 22, and the inverter 18.

パルス発生器5の入力端子CPには周波数o
のクロツクパルスが入力端子29を介して供給さ
れ、出力端子OUTは上述のNAND素子12の―
入力端子に接続される。そして、上記クロツクパ
ルスの周波数oは、入力端子7に供給される車
輪速パルスRIの最高周波数をrimaxとすると、
rimax×Mに設定されている。ここで、“M”
は比較器3に印加される所定のデジタル値であ
る。
The input terminal CP of the pulse generator 5 has a frequency o
The clock pulse of the above-mentioned NAND element 12 is supplied through the input terminal 29, and the output terminal OUT is the clock pulse of the above-mentioned NAND element 12.
Connected to the input terminal. The frequency o of the clock pulse is given by rimax, which is the highest frequency of the wheel speed pulse RI supplied to the input terminal 7.
It is set to rimax×M. Here, “M”
is a predetermined digital value applied to comparator 3.

なお、上述の入力端子30は更にインバータ2
6を介してNOR素子21,22のそれぞれの他
入力端子に接続され、車輪速演算器4の出力端子
Oo〜Onは図においてCで示すように、図示せず
とも近似車体速度演算回路やスリツプ率演算回路
に接続されているものとする。また、入力端子1
1には例えば2KHzのタイミング・パルスが供給
され、インバータ16を介して上述のNAND素子
14及び15の他入力端子に供給される。比較器
3の出力に応じて、NAND素子14及び15から
得られるパルスはそれぞれ上述のUP端子8及び
DWN端子9に供給される。
Note that the above-mentioned input terminal 30 is further connected to the inverter 2.
6 to the other input terminals of the NOR elements 21 and 22, and the output terminal of the wheel speed calculator 4.
It is assumed that Oo to On are connected to an approximate vehicle speed calculation circuit and a slip rate calculation circuit, as indicated by C in the figure, even though they are not shown. In addition, input terminal 1
A timing pulse of, for example, 2 KHz is supplied to the input terminal 1, and is supplied to the other input terminals of the above-mentioned NAND elements 14 and 15 via an inverter 16. According to the output of the comparator 3, the pulses obtained from the NAND elements 14 and 15 are applied to the above-mentioned UP terminals 8 and 15, respectively.
Supplied to DWN terminal 9.

本発明の実施例による車輪速度演算回路は以上
のように構成されるが、次にこの作用につき説明
する。
The wheel speed calculation circuit according to the embodiment of the present invention is constructed as described above, and its operation will be explained next.

車輪速度センサーは図示しないが、車輪に設け
られており、車輪の回転により正弦状の信号がこ
れから得られる。この信号を波形整形することに
よつて、第2図Aに示すような車輪速信号が得ら
れる。車輪速信号はその周波数が車輪の回転速度
に比例する矩形状の信号であるが、その立上がり
によつて上述の車輪速パルスRIが負方向に形成
される。また、この車輪速パルスRIの立下がり
及び立上りによつてそれぞれ第2図C及びDに示
すようなラツチ信号LT及びクリア信号CLRが形
成される。このようなクリア信号CLR、車輪速
パルスRI及びラツチ信号LTがそれぞれ自動車の
走行中に入力端子6,7,10に供給されるので
あるが、今、説明をわかりやすくするため、自動
車が停止の状態から加速してこの回路の設定最高
速度に達したとする。
A wheel speed sensor (not shown) is provided on the wheel, and a sinusoidal signal is obtained from it as the wheel rotates. By waveform shaping this signal, a wheel speed signal as shown in FIG. 2A is obtained. The wheel speed signal is a rectangular signal whose frequency is proportional to the rotational speed of the wheel, and its rise forms the above-mentioned wheel speed pulse RI in the negative direction. Further, the falling and rising edges of the wheel speed pulse RI form the latch signal LT and clear signal CLR as shown in FIG. 2C and D, respectively. The clear signal CLR, wheel speed pulse RI, and latch signal LT are supplied to input terminals 6, 7, and 10, respectively, while the car is running, but for the sake of clarity, we will explain this when the car is stopped. Suppose that the vehicle accelerates from this state and reaches the maximum speed set for this circuit.

まず、走行開始と共に入力端子30に回路全体
用電源のオンによる負方向パルスが加えられる。
これにより車輪速演算器4には“No”なるデジ
タル値がプリセツトされる。なお、演算器4の出
力値は、車輪速度が設定最高速度Vmaxになつた
とき、その出力端子Oo〜Onの出力がすべて
“1”になるようにしている。すなわち、デジタ
ル値 20+21+22+………2n=2n+1−1を最高速度
Vmaxに対応するデジタル値としている。
First, at the start of running, a negative direction pulse is applied to the input terminal 30 by turning on the power supply for the entire circuit.
As a result, the wheel speed calculator 4 is preset to a digital value of "No". Note that the output value of the calculator 4 is such that when the wheel speed reaches the set maximum speed Vmax, the outputs of the output terminals Oo to On all become "1". In other words, the digital value 2 0 +2 1 +2 2 +...2 n = 2 n+1 -1 is the maximum speed
It is a digital value corresponding to Vmax.

パルス発生器5はレートマルチブライヤーによ
つて構成され、その出力端子OUTからは o×演算器4のデジタル出力/2n+1= なる周波数、すなわち演算器4のデジタル出力に
比例する周波数のパルス列が得られる。ここで
oは入力端子CPに加えられるクロツクパルスの
周波数であり、2n+1の“n+1”はレートマル
チブライヤーの入力端子A,B……のビツト数に
1を加えた数である。従つて、回路全体の電源の
オン時には=o×No/2n+1となる周波数のパ
ルス 列が発生する。この周波数のパルス列がNAND素
子12の一入力端子に加えられ、NAND素子12
の他の2つの入力端子にはそれぞれ第2図Bに示
す信号及びインバータ13の出力が加えられてい
るので、パルス発生器5の出力パルス列が計数器
1によりカウントされ始める。すなわち、車輪速
パルスRIの発生と共に第2図C,Dに示すラツ
チ信号LT及びクリア信号CLRが形成され、これ
らが修正回路2及び計数器1に加えられるので、
修正回路2にはこのときの計数器1の出力(電源
オン時にはOとする)がラツチされ、次いで計数
器1の内容がクリアされる。インバータ13は計
数器1のMSBである端子Omに接続され、この端
子Omの出力は“0”であるので、インバータ1
3からは“1”なる出力がNAND素子12に加え
られている。従つて、車輪速パルスRIが“0”
から“1”となると共に、パルス発生器5からの
パルス列がカウント開始される。
The pulse generator 5 is composed of a rate multiblier, and from its output terminal OUT, a pulse train of a frequency proportional to the digital output of the arithmetic unit 4/2 n+1 = ox digital output of the arithmetic unit 4 is obtained. It will be done. Here, o is the frequency of the clock pulse applied to the input terminal CP, and "n+1" of 2 n+1 is the number of bits of the input terminals A, B, . . . of the rate multiblier plus 1. Therefore, when the entire circuit is powered on, a pulse train with a frequency of =oxNo/2n +1 is generated. A pulse train of this frequency is applied to one input terminal of the NAND element 12, and the NAND element 12
Since the signals shown in FIG. 2B and the output of the inverter 13 are applied to the other two input terminals of the counter 1, the output pulse train of the pulse generator 5 starts to be counted by the counter 1. That is, with the generation of the wheel speed pulse RI, the latch signal LT and clear signal CLR shown in FIG.
The output of the counter 1 at this time (set to O when the power is turned on) is latched in the correction circuit 2, and then the contents of the counter 1 are cleared. Inverter 13 is connected to terminal Om, which is the MSB of counter 1, and since the output of this terminal Om is "0", inverter 1
3, an output of "1" is applied to the NAND element 12. Therefore, the wheel speed pulse RI is “0”
becomes "1" and the pulse train from the pulse generator 5 starts counting.

ところで、車輪の走行開始時には、車輪速度V
は設定最低速度Vmmより低いので演算器4の出力
は“No”であり、このときの車輪速パルスRI間
の間隔、すなわち周期1/riには、 o×No/2n+1×f/riのパルスが計数器1
によりカウ ントされる。そして、次の車輪速パルスRIが発
生すると、上述したように計数器1の出力が修正
回路2にラツチされる。このデジタル値が比較器
3の入力端子Ao〜Amに加えられ、上述の所定の
デジタル値“M”と比較されるが、車輪速度は設
定最低速度より低く、入力端子Ao〜Amに加えら
れるデジタル値の方が大きいので、比較器3の出
力端子A>Bから“1”なる信号が発生する。こ
れはNAND素子15の一方の入力端子に加えら
れ、他方の入力端子には本実施例では2KHzのタ
イミングパルスがインバータ16から加えられて
いるので、この2KHzの周波数のパルスがNAND
素子15、を介してNOR素子20の―入力端子
に加えられる。なおこのとき演算器4の出力が
“No”であり、従つて最低速度検出用のNOR素子
25の出力が“1”であるためNOR素子20の
他入力端子にはインバータ17から“1”なる出
力が加えられており、NOR素子20はパルスの
非導通状態になつている。そのため、インバータ
16からのパルスが演算器4のCPD端子に伝達
されず、演算器4の出力は“No”のままであ
る。
By the way, when the wheels start running, the wheel speed V
is lower than the set minimum speed Vmm, so the output of the calculator 4 is "No", and the interval between wheel speed pulses RI at this time, that is, the period 1/ri, is 0×No/2 n+1 ×f/ri. Pulse is counter 1
It is counted by When the next wheel speed pulse RI occurs, the output of the counter 1 is latched into the correction circuit 2 as described above. This digital value is applied to the input terminals Ao to Am of the comparator 3 and compared with the above-mentioned predetermined digital value "M", but since the wheel speed is lower than the set minimum speed, the digital value is applied to the input terminals Ao to Am. Since the value is larger, a signal of "1" is generated from the output terminal A>B of the comparator 3. This is applied to one input terminal of the NAND element 15, and in this embodiment, a 2KHz timing pulse is applied from the inverter 16 to the other input terminal, so this 2KHz frequency pulse is applied to the NAND element 15.
It is applied to the -input terminal of the NOR element 20 via the element 15. At this time, the output of the arithmetic unit 4 is "No", and therefore the output of the NOR element 25 for detecting the lowest speed is "1", so the other input terminals of the NOR element 20 receive "1" from the inverter 17. An output is being applied, and the NOR element 20 is in a pulse non-conducting state. Therefore, the pulse from the inverter 16 is not transmitted to the CPD terminal of the calculator 4, and the output of the calculator 4 remains "No".

上述したように車輪速演算器4は電源オンと共
に“No”なるデジタル値がブリセツトされ、車
輪速度が設定最低速度Vmm以下であるかぎり、そ
の出力は“No”に保たれる。
As mentioned above, the wheel speed calculator 4 is preset to a digital value of "No" when the power is turned on, and its output is kept at "No" as long as the wheel speed is below the set minimum speed Vmm.

なお、インバータ26には入力端子30から電
源オン時には負方向パルスが加えられるが、これ
によつて電源オン時に生ずるノイズを防止してお
り、回路動作中はその出力は“O”となつてい
る。
Note that a negative direction pulse is applied to the inverter 26 from the input terminal 30 when the power is turned on, but this prevents noise that occurs when the power is turned on, and its output is "O" while the circuit is operating. .

また、比較器3の基準端子に印加される所定の
デジタル値“M”の値は、車輪速度が設定最低速
度Vmmのときの車輪速パルスRIの一周期にカウ
ントされるパルス発生器5のパルス列の数に等し
く設定されているため、設定最低速度Vmmに対応
する車輪速パルスRIの周波数をriminとする
と、M=No/2n+1・o×I/riminであ
る。
Further, the value of the predetermined digital value "M" applied to the reference terminal of the comparator 3 is the pulse train of the pulse generator 5 counted in one period of the wheel speed pulse RI when the wheel speed is the set minimum speed Vmm. Therefore, if the frequency of the wheel speed pulse RI corresponding to the set minimum speed Vmm is rimin, then M=No/2 n+1 ·o×I/rimin.

ここで“No”は設定最低速度Vminに対応する
演算器4のデジタル値、oは入力端子28に供
給されるクロツクパルスの周波数である。
Here, "No" is the digital value of the arithmetic unit 4 corresponding to the set minimum speed Vmin, and o is the frequency of the clock pulse supplied to the input terminal 28.

車輪の速度が増加してVminに達し、これを越
えても車輪速パルスRIの周期内にカウントされ
るパルス列の数が“M”である限り、車輪速演算
器4の出力が変わらないが、車輪の速度がVmin
+△Vを越えてから最初の車輪速パルスRIと次
のパルスRIとの間の期間内にカウントされるパ
ルス列は、車輪速パルスRIの周期が△Vに相当
する大きさだけ短かくなつたにもかゝわらず、パ
ルス発出器5から発出するパルス列の周波数は車
輪速パルスRIの前周期に対するものと同じであ
るので、前周期とは一つ減り“M―1”となる。
これにより比較器3の出力端子A<Bの出力信号
は“1”となり、インバータ16から供給される
2KHzの負方向パルスがNOR素子19及びインバ
ータ23を介して車輪速演算器4のCPU端子に
一個供給される。すなわち、2KHzのパルスは
NAND素子14から修正回路2のCPU端子にも
加えられ、修正回路2の内容が一つカウントアツ
プされ、その出力が“M”となり比較器3の出力
端子A<Bの出力信号が再び“0”になつて、こ
れ以上のパルス列をNAND素子14が通さなくな
るからである。
Even if the wheel speed increases and reaches Vmin and exceeds this, as long as the number of pulse trains counted within the period of the wheel speed pulse RI is "M", the output of the wheel speed calculator 4 does not change. Wheel speed is Vmin
The pulse train counted within the period between the first wheel speed pulse RI and the next pulse RI after exceeding +△V is shortened by an amount corresponding to the period of the wheel speed pulse RI corresponding to △V. Nevertheless, since the frequency of the pulse train emitted from the pulse generator 5 is the same as that for the previous period of the wheel speed pulse RI, it is one less than the previous period, and becomes "M-1".
As a result, the output signal of the output terminal A<B of the comparator 3 becomes "1" and is supplied from the inverter 16.
One 2KHz negative direction pulse is supplied to the CPU terminal of the wheel speed calculator 4 via the NOR element 19 and the inverter 23. That is, a 2KHz pulse is
It is also added to the CPU terminal of the modification circuit 2 from the NAND element 14, and the contents of the modification circuit 2 are counted up by one, and its output becomes "M" and the output signal of the output terminal A<B of the comparator 3 becomes "0" again. This is because the NAND element 14 will no longer pass any more pulse trains.

ここにおいて、車輪速パルスRI間にカウント
されるカウント数が所定のデジタル値“M”より
“1”減ずる速度差を△Vとすると、△Vは次の
関係によつて与えられる。
Here, if ΔV is the speed difference in which the number of counts counted between wheel speed pulses RI is reduced by "1" from the predetermined digital value "M", ΔV is given by the following relationship.

今、車輪速度がVmin+△Vにおける車輪速パ
ルスの周波数をri、その周期におけるカウント
数をM′とすると、M―M′=1より No/2n+1×o×1/rimin −No/2n+1×o×1/f′ri =No/2n+1×o(1/rimin−1/f
′ri)=1 ′ri−rimin =2n+1/N×o×rimin×f′ri =1/M×′ri 従つて′ri−rimin=△riとすると、 △ri=1/M×f′ri 上式において、車輪速パルスRIの周波数riは
車輪速度Vに比例するので、 △V=1/M×(Vmin+△V) ∴△V=Vmin/M−1(但しM>1) となる。すなわち、△Vの値は“M”の値を適宜
に選ぶことによつて任意に設定できる。
Now, if the frequency of the wheel speed pulse when the wheel speed is Vmin+△V is ri, and the number of counts in that period is M', then from M-M'=1, No/2 n+1 ×o×1/rimin −No/2 n+1 ×o×1/f′ri = No/2 n+1 ×o(1/rimin-1/f
′ri)=1 ′ri−rimin=2 n+1 /N×o×rimin×f′ri=1/M×′ri Therefore, if ′ri−rimin=△ri, then △ri=1/M×f′ ri In the above equation, the frequency ri of the wheel speed pulse RI is proportional to the wheel speed V, so △V=1/M×(Vmin+△V) ∴△V=Vmin/M-1 (however, M>1) . That is, the value of ΔV can be arbitrarily set by appropriately selecting the value of "M".

なお、以上は車輪速度がVminから△V増加し
た場合について求めたが、上記の関係は車輪速度
が任意のViから△V増加した場合においても成
立することは明らかである。
In addition, although the above was obtained when the wheel speed increased by ΔV from Vmin, it is clear that the above relationship holds true even when the wheel speed increases by ΔV from any Vi.

以上のようにして車輪速演算器4の出力値が
“No”から“No+1”になると共に、パルス発生
器5からはo×No+1/2n+1なる周波数のパル
ス列が 発生することになる。すなわち前車輪速パルス
RIの周期におけるパルス列の周波数より、No+1/N
o 倍大きい周波数のパルス列が計数器1に供給され
る。
As described above, the output value of the wheel speed calculator 4 changes from "No" to "No+1", and the pulse generator 5 generates a pulse train with a frequency of oxNo+1/2 n+1 . i.e. front wheel speed pulse
From the frequency of the pulse train in the period of RI, No+1/N
A pulse train of o times higher frequency is supplied to the counter 1.

以上を更に詳しく説明すれば次のようになる。
すなわち、第3図Aで示すように車輪速度が
Vminのときの車輪速パルスの周期RI1〜RI2をT1
とすれば、以後の車輪速パルスの周期RI2〜RI3
(T2)、……、RIn〜RIo+1(Tn)、RIo+1〜RIo+2
(To+1)……は車輪の加速度に応じて短かくなつ
て行く(T1>T2>……>Tn>Tn+1……)。そ
して車輪速度がVmin+△V=Vmを越えた後、最
初の車輪速パルスをRInとすれば、このときの周
期TnはVminのときの周期T1より、No/2n+1×o
の 周波数のパルス一個分短かい。換言すれば、周期
Tnにおけるパルス列のカウント数は“M―1”
となる。これにより車輪速演算器4の出力は
“1”だけ増加し、パルス発生器5の発生パルス
列の周波数はNo/2n+1×oの周波数のパルス一
個分 短かい。換言すれば、周期Tnにおけるパルス列
のカウント数は“M―1”となる。これにより車
輪速演算器4の出力は“1”だけ増加し、パルス
発生器5の発生パルス列の周波数はNo+1/2n+1
×o と高くなり、このパルス列が次の周期Tn+1に
おいてカウントされる。従つて、車輪速パルス
RIの周期内のパルスカウント数は再び“M”と
なる。
The above will be explained in more detail as follows.
In other words, as shown in Figure 3A, the wheel speed is
The period of wheel speed pulse at Vmin RI 1 ~ RI 2 is T 1
Then, the period of the subsequent wheel speed pulse is RI 2 ~ RI 3
(T 2 ), ..., RIn~RI o+1 (Tn), RI o+1 ~ RI o+2
(T o+1 )... becomes shorter depending on the acceleration of the wheel (T 1 > T 2 >...>Tn>Tn+ 1 ...). Then, after the wheel speed exceeds Vmin+△V=Vm, if the first wheel speed pulse is RIn, the period Tn at this time is No/2 n+1 ×o from the period T 1 when Vmin.
It is shorter than one pulse of frequency. In other words, the period
The pulse train count number at Tn is “M-1”
becomes. As a result, the output of the wheel speed calculator 4 increases by "1", and the frequency of the pulse train generated by the pulse generator 5 is shorter by one pulse having a frequency of No/2 n+1 xo. In other words, the count number of the pulse train in the period Tn is "M-1". As a result, the output of the wheel speed calculator 4 increases by "1", and the frequency of the pulse train generated by the pulse generator 5 becomes No+1/2 n+1.
xo, and this pulse train is counted in the next period Tn+1. Therefore, the wheel speed pulse
The number of pulse counts within the period of RI becomes "M" again.

更に車輪速度が増加してVm+△V=Vrを越え
るまでは、車輪速パルスRIがNAND素子12に印
加される毎に、上述のようにクリア、ラツチ、比
較がくり返されるが、比較器3の出力端子A<
B、A>Bの出力信号は“O”のまゝであるの
で、車輪速演算器4の内容は変わらない。然るに
車輪速度がVrを越えてから最初の車輪速パルス
RIがNAND素子12に加えられ、次の車輪速パル
スRIが加えられるまでの期間すなわちこのとき
のパルスRIの周期は上述のVmを越えてから最初
のパルスRIの周期Tnに比べ更に△Vに相当する
大きさだけ小さくなつており、パルス発生器5か
ら発生しているパルス列の周波数は車輪速度が
Vrに達する前の大きさであるので、この周期内
に計数器1でカウントされるパルス列は“M―
1”となり、比較器3の出力端子A<Bの信号が
“1”となり、車輪速演算器4の出力は1だけ大
きくなる。
Until the wheel speed further increases and exceeds Vm+ΔV=Vr, each time the wheel speed pulse RI is applied to the NAND element 12, clearing, latching, and comparison are repeated as described above. Output terminal A<
Since the output signal of B, A>B remains at "O", the contents of the wheel speed calculator 4 do not change. However, the first wheel speed pulse after the wheel speed exceeds Vr
The period from when RI is applied to the NAND element 12 until the next wheel speed pulse RI is applied, that is, the period of the pulse RI at this time, after exceeding the above-mentioned Vm, becomes further △V compared to the period Tn of the first pulse RI. The frequency of the pulse train generated by the pulse generator 5 is reduced by a corresponding amount, and the frequency of the pulse train generated by the pulse generator 5 is reduced by a corresponding amount.
Since the magnitude is before reaching Vr, the pulse train counted by counter 1 within this period is “M-
1", the signal at the output terminal A<B of the comparator 3 becomes "1", and the output of the wheel speed calculator 4 increases by 1.

車輪速度の増大と共に以上のようにして車輪速
演算器4のデジタル出力は増大し、車輪速度が設
定最高速度のVmaxに達すると演算器4の出力端
子Oo〜Onの出力信号はすべて“1”となる。上
述したように演算器4の出力端子Oo〜Onはすべ
てNAND素子28に接続されているので、これに
よりNAND素子28の出力は“O”となり、従つ
て、インバータ18の出力は“1”となり、
NOR素子19はパルス列に対して非導通の状態
になる。すなわち、NAND素子14からパルス列
を供給されても、NOR素子19は非導通の状態
にあるので、車輪速演算器4の内容はカウントア
ツプされない。これにより、次のパルスがCPU
端子に加えられて出力端子Oo〜Onの信号がすべ
て“O”となることが防止されている。
As the wheel speed increases, the digital output of the wheel speed calculator 4 increases as described above, and when the wheel speed reaches the set maximum speed Vmax, the output signals of the output terminals Oo to On of the calculator 4 all become "1". becomes. As mentioned above, all the output terminals Oo to On of the arithmetic unit 4 are connected to the NAND element 28, so the output of the NAND element 28 becomes "O", and therefore the output of the inverter 18 becomes "1". ,
The NOR element 19 becomes non-conductive with respect to the pulse train. That is, even if a pulse train is supplied from the NAND element 14, the NOR element 19 is in a non-conductive state, so the contents of the wheel speed calculator 4 are not counted up. This causes the next pulse to
All signals applied to the output terminals Oo to On are prevented from becoming "O".

実際には車輪回転速度が設定最高速度Vmaxに
達することはほとんどないが、以上のようにして
常に確実で信頼のできる車輪速度が得られるよう
にしている。仮に車輪速度がVmaxを越したとし
た場合には、2n+1−1に対応する一定の速度値
Vmaxが得られる。
In reality, the wheel rotational speed rarely reaches the set maximum speed Vmax, but the above method ensures that a reliable and reliable wheel speed is always obtained. If the wheel speed exceeds Vmax, a constant speed value corresponding to 2 n+1 −1
Vmax can be obtained.

以上説明したように、車輪が停止の状態から設
定最高車輪速度にまで加速された場合に車輪速演
算器4のデジタル出力が変化するのであるが、こ
のデジタル出力と車輪速度との関係は、任意の車
輪速度をVi、その時の車輪速パルスRIの周波数
をri i、演算器4の出力をNiとすると、車輪
速パルスRIの一周期に計数器1によつてカウン
トされるカウント数M′は M′=Ni/2n+1×o×1/ri i =o/2n+1×Ni/ri i となり、このM′が常に所定のデジタル値“M”
に一致するよう修正されるため M=o/2n+1×Ni/ri i ∴Ni=2n+1/o×M×ri i また、車輪速度Viは車輪速パルスRIの周波数ri
iに比例するため、その比例定数をkとすると、 ri i=kVi 従つてNi=M×2n+1/o・k・Vi(但しNi>No) 上式において、M,o,2n+1、は定数である
ので、演算器4の出力Niは車輪速度Viに比例し
て変化することは明らかである。また、演算器4
の出力1ビツトの速度値は、上記の定数を適宜に
設定することによつて任意に選ぶことができる。
As explained above, when the wheels are accelerated from a stopped state to the set maximum wheel speed, the digital output of the wheel speed calculator 4 changes, but the relationship between this digital output and the wheel speed is arbitrary. If the wheel speed is Vi, the frequency of the wheel speed pulse RI at that time is ri i, and the output of the calculator 4 is Ni, then the number of counts M' counted by the counter 1 in one cycle of the wheel speed pulse RI is M′=Ni/2 n+1 ×o×1/ri i =o/2 n+1 ×Ni/ri i , and this M′ is always the predetermined digital value “M”.
M=o/2 n+1 ×Ni/ri i ∴Ni=2 n+1 /o×M×ri i Also, the wheel speed Vi is the frequency ri of the wheel speed pulse RI.
Since it is proportional to i, if its proportionality constant is k, then ri i=kVi Therefore, Ni=M×2 n+1 /o・k・Vi (however, Ni>No) In the above equation, M, o, 2 n+1 , are constants, it is clear that the output Ni of the calculator 4 changes in proportion to the wheel speed Vi. In addition, the computing unit 4
The output 1-bit speed value of can be arbitrarily selected by appropriately setting the above constants.

次に、自動車が等速度で走行しているときに、
すなわち車輪が等速度で回転しているときにブレ
ーキをかけた場合について説明する。
Next, when the car is traveling at a constant speed,
In other words, a case will be explained in which the brake is applied while the wheels are rotating at a constant speed.

例えば今、車輪速度がVmの等速度状態にある
とすれば、このときの車輪速パルスRIの周期内
にカウントされるパルス列のパルス数は上述と同
様に“M”であつて、演算器4の出力は一定であ
る。然るにブレーキをかけて車輪速度を低下させ
ると車輪速パルスRIの周期は第3図Bに示すよ
うにTm<Tn+1<……<Tp<Tp+1……と長くな
つて行く。今、第3図Bにおいて車輪速パルス
RIm〜RIn+1間は等速度状態にあり、RIn+1〜
RIn+2間でブレーキをかけたとすると、周期Tn+1
はTmより長くなるが、計数器1でのカウント数
が増えるほど長くはならない。車輪速度がVm―
△V=Vp以下になる車輪速パルスRIp〜RIp+1間
の周期Tpにおいては、周期Tmよりパルス1個分
長くなり、計数器1の出力は“M”から“M+
1”となる。これにより、比較器3の出力端子A
>Bの信号が“1”となり演算器4の内容が1だ
けカウントダウンされる。これと共にパルス発生
器5の発生パルス列の周波数がこれに比例して減
少し、次の周期Tp+1での計数器1のパルスカウ
ント数は再び“M”となる。次いで車輪速パルス
RIの数サイクル〜数十サイクル(ブレーキのか
け方により変わる)を経て車輪速度がVp―△V
と更に小さくなると計数器1のパルスカウント数
が再び“M+1”となり演算器4の内容は更に1
だけカウントダウンされる。以上のようにして演
算器4の内容がカウントダウンされて行き、所望
の車輪速度が得られ、ブレーキをゆるめると、こ
のときの車輪速度に相当するデジタル出力が一定
値として演算器4から得られる。車輪を停止させ
た場合には演算器4のデジタル出力は“No”と
残るが、回路全体の電源をオフすることにより各
回路はすべて初期の状態に戻る。
For example, if the wheel speed is now in a constant speed state of Vm, the number of pulses of the pulse train counted within the period of the wheel speed pulse RI at this time is "M" as described above, and The output of is constant. However, when the brakes are applied to reduce the wheel speed, the period of the wheel speed pulse RI becomes longer as shown in FIG. 3B: Tm<T n+1 <...<Tp<T p+1 . Now, in Figure 3B, the wheel speed pulse
Between RIm and RI n+1, the velocity is constant, and from RI n+1 to
If the brake is applied between RI n+2 , the period T n+1
becomes longer than Tm, but does not become longer as the number of counts in counter 1 increases. Wheel speed is Vm―
In the period Tp between the wheel speed pulses RIp and RI p+1 where ΔV=Vp or less, the period Tp is longer than the period Tm by one pulse, and the output of the counter 1 changes from "M" to "M+".
1". As a result, the output terminal A of comparator 3
>B signal becomes "1" and the contents of the arithmetic unit 4 are counted down by 1. At the same time, the frequency of the pulse train generated by the pulse generator 5 decreases in proportion to this, and the pulse count number of the counter 1 in the next period T p+1 becomes "M" again. Then the wheel speed pulse
After several to tens of cycles of RI (depending on how the brakes are applied), the wheel speed changes to Vp - △V
When the value becomes even smaller, the pulse count number of the counter 1 becomes "M+1" again, and the content of the arithmetic unit 4 becomes 1 again.
will be counted down. As described above, the contents of the calculator 4 are counted down until the desired wheel speed is obtained, and when the brake is released, a digital output corresponding to the current wheel speed is obtained from the calculator 4 as a constant value. When the wheels are stopped, the digital output of the computing unit 4 remains as "No", but by turning off the power to the entire circuit, all the circuits return to their initial states.

本発明の実施例は以上に述べたように車輪速度
を直ちに演算すると共に、速度変化分がNAND素
子14,15からカウントアツプ信号又はカウン
トダウン信号としてパルス数で検出されるのでア
ンチスキツド制御に必要な車輪加速度又は車輪減
速度の演算がきわめて容易に行われる。すなわ
ち、以上の実施例では、車輪速度が所定の△V変
化する毎にカウントアツプ信号又はカウントダウ
ン信号として1個のパルスが発生するので、所定
時間内におけるこのパルス数をカウントすれば直
ちに減速度が得られることができる。
In the embodiment of the present invention, as described above, the wheel speed is immediately calculated, and the speed change is detected by the number of pulses as a count-up signal or a count-down signal from the NAND elements 14 and 15. Calculation of acceleration or wheel deceleration is performed very easily. That is, in the above embodiment, one pulse is generated as a count-up signal or a count-down signal every time the wheel speed changes by a predetermined ΔV, so if this number of pulses is counted within a predetermined time, the deceleration can be immediately detected. can be obtained.

また本実施例では上述のパルスは端子11に加
えられる2KHzのクロツクパルスに同期して得ら
れるので、車輪に一時的な衝げきが加わつて急激
に速度が変化しても、例えば走行中に道路の凹み
に一時的に車輪がはまり込んだとしても、1/2000
sec以内の変化であれば感知せず安定なアンチス
キツド制御が保証される。
In addition, in this embodiment, the above-mentioned pulses are obtained in synchronization with the 2KHz clock pulse applied to the terminal 11, so even if the speed suddenly changes due to temporary impact on the wheels, for example, when driving on the road, Even if the wheel temporarily gets stuck in the dent, it is 1/2000
Changes within seconds are not detected and stable anti-skid control is guaranteed.

又、車輪速演算器4のデジタル出力Niは図示
しないが、近似車体速度演算回路やスリツプ率演
算回路に供給され、上述の加速度や減速度と共に
車輪のブレーキ液圧を制御する弁に対する制御信
号が形成されるが、これについては種々の構成が
公知となつているので説明を省略する。
Although the digital output Ni of the wheel speed calculator 4 is not shown, it is supplied to the approximate vehicle speed calculation circuit and the slip rate calculation circuit, and provides control signals for the valves that control the brake fluid pressure of the wheels as well as the acceleration and deceleration mentioned above. However, since various configurations are known, a description thereof will be omitted.

本発明の実施例は以上のように構成されるが、
勿論本発明はこれに限定されることなく本発明の
技術的思想に基づいて種々の変形が可能である。
Although the embodiment of the present invention is configured as described above,
Of course, the present invention is not limited to this, and various modifications can be made based on the technical idea of the present invention.

なお、比較器3に加える基準デジタル値Mを自
由に選定することができるが以上の説明で明らか
なように、本発明では計数器1の車輪速パルス周
期内のカウント数が常に一定になるように自動制
御され、カウントアツプ信号又はカウントダウン
信号はいわば誤差信号であつて、制御の精度の点
から見れば上述のカウント数を余り小さくするこ
とは好ましくない。従つて比較器3への基準デジ
タル値を余り小さくすることは好ましくない。
Although the reference digital value M to be added to the comparator 3 can be freely selected, as is clear from the above explanation, in the present invention, the number of counts within the wheel speed pulse period of the counter 1 is always constant. The count-up signal or count-down signal is, so to speak, an error signal, and from the viewpoint of control accuracy, it is not preferable to make the above-mentioned count number too small. Therefore, it is not preferable to make the reference digital value to the comparator 3 too small.

更に又、以上の実施例では車輪速演算器4のオ
ーバフローを防止するために最高速度検知用の
NAND素子28が設けられているが、充分に大き
な容量のカウンターを用いれば勿論省略すること
ができる。又、最低速度検知用のNOR素子25
が設けられ、演算器4の出力が“No”以下にな
ることを防止しているが、これは車輪速センサー
の出力が車輪速度が0に近い場合、殆んどないか
非常に不安定であるため、安定な演算結果を得ら
れないからである。従つて演算器の最大出力2n+
1−1の値に応じて設定することが望ましい。
Furthermore, in the above embodiment, in order to prevent overflow of the wheel speed calculator 4, a
Although a NAND element 28 is provided, it can of course be omitted if a counter with a sufficiently large capacity is used. Also, NOR element 25 for minimum speed detection
is provided to prevent the output of the calculator 4 from becoming less than "No", but this means that when the wheel speed is close to 0, the output of the wheel speed sensor is almost non-existent or very unstable. This is because stable calculation results cannot be obtained. Therefore, the maximum output of the arithmetic unit 2 n+
It is desirable to set it according to the value of 1-1 .

又、以上の実施例では回路全体の電源をオンし
たときに演算器4の内容を“No”にプリセツト
したが、必ずしもこの値に限定される必要はな
い。
Further, in the above embodiment, the content of the arithmetic unit 4 is preset to "No" when the power of the entire circuit is turned on, but it is not necessarily limited to this value.

又、上述の実施例では車輪速パルスRIの各周
期毎にパルス発生器からのパルス列をカウントす
るようにしたが、これに限ることなく、車輪速パ
ルスRIの複数の周期毎に、例えば4サイクル毎
に、又は複数の周期おきに、例えば4サイクルお
きに一周期内のパルス列をカウントするようにし
てもよい。このようにすれば、第1図の回路一つ
で複数の車輪の車輪速度を演算することが可能と
なる。
Further, in the above embodiment, the pulse train from the pulse generator is counted for each period of the wheel speed pulse RI, but the pulse train is not limited to this, and for example, 4 cycles are counted for each plurality of periods of the wheel speed pulse RI. The pulse train within one cycle may be counted every cycle or every multiple cycles, for example every four cycles. In this way, it becomes possible to calculate the wheel speeds of a plurality of wheels using the single circuit shown in FIG.

又、以上の実施例では、計数器1によりパルス
RIの1周期につきカウント数が±1変化する場
合につき説明したが、勿論±2以上変化した場合
にも、以上の説明はそのまゝ適用できることは明
らかであろう。
In addition, in the above embodiment, the counter 1 outputs a pulse.
Although the case where the count changes by ±1 per period of RI has been explained, it is obvious that the above explanation can be applied as is even if the count changes by ±2 or more.

本発明の車輪速演算回路は以上述べた構成によ
り、車輪速度を瞬時に演算することができると共
に、その微分操作が極めて簡単に行えるという極
めて顕著な効果を奏するものである。
The wheel speed calculation circuit of the present invention has the above-described configuration, and has the extremely remarkable effect of being able to instantaneously calculate the wheel speed and performing the differential operation extremely easily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例による車輪速度演算回
路の回路図、第2図及び第3図は同回路の作用を
説明するための波形図及びタイムチヤートであ
る。 なお、図において、1……計数器、2……修正
回路、3……比較器、4……車輪速演算器、5…
…パルス発生器。
FIG. 1 is a circuit diagram of a wheel speed calculation circuit according to an embodiment of the present invention, and FIGS. 2 and 3 are waveform charts and time charts for explaining the operation of the circuit. In the figure, 1...counter, 2...correction circuit, 3...comparator, 4...wheel speed calculator, 5...
...Pulse generator.

Claims (1)

【特許請求の範囲】[Claims] 1 車輪の回転速度に比例した周波数の車輪速信
号によつて制御される計数器と、所定のデジタル
値と前記計数器のデジタル出力とを比較する比較
器と、この比較器の出力に基づいて車輪回転速度
に相当するデジタル値を演算し、出力する演算器
と、この演算器のデジタル出力と一定の周波数の
信号を受けて前記演算器のデジタル出力に比例す
る周波数のパルス列を発生するパルス発生器とを
具備し、前記計数器は前記パルス発生器のパルス
列を受けて前記車輪速信号の周期又はこの周期に
開運した期間内に発生する前記パルス列を計数
し、これにより得られる前記計数器のデジタル出
力が前記所定のデジタル値と前記比較器により比
較されることを特徴とする車輪回転速度演算回
路。
1. A counter controlled by a wheel speed signal with a frequency proportional to the rotational speed of the wheel, a comparator that compares a predetermined digital value with the digital output of the counter, and a A computing unit that calculates and outputs a digital value corresponding to the wheel rotation speed, and a pulse generator that receives the digital output of this computing unit and a signal of a constant frequency and generates a pulse train of a frequency proportional to the digital output of the computing unit. The counter receives the pulse train of the pulse generator and counts the pulse train generated within the period of the wheel speed signal or the period starting from this period, and the counter receives the pulse train generated by the pulse generator. A wheel rotation speed calculation circuit characterized in that a digital output is compared with the predetermined digital value by the comparator.
JP8819380A 1980-06-27 1980-06-27 Arithmetic circuitry for speed of revolution Granted JPS5715046A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8819380A JPS5715046A (en) 1980-06-27 1980-06-27 Arithmetic circuitry for speed of revolution
US06/275,974 US4420814A (en) 1980-06-27 1981-06-22 Wheel speed measuring circuit
DE3125197A DE3125197C2 (en) 1980-06-27 1981-06-26 Arrangement for measuring the rotational speed of a wheel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8819380A JPS5715046A (en) 1980-06-27 1980-06-27 Arithmetic circuitry for speed of revolution

Publications (2)

Publication Number Publication Date
JPS5715046A JPS5715046A (en) 1982-01-26
JPS6152018B2 true JPS6152018B2 (en) 1986-11-11

Family

ID=13936057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8819380A Granted JPS5715046A (en) 1980-06-27 1980-06-27 Arithmetic circuitry for speed of revolution

Country Status (1)

Country Link
JP (1) JPS5715046A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434150B1 (en) * 2002-03-21 2004-06-04 엘지산전 주식회사 Compare output logic circuit in high speed counter

Also Published As

Publication number Publication date
JPS5715046A (en) 1982-01-26

Similar Documents

Publication Publication Date Title
US3943345A (en) Digital acceleration detecting system
US4070562A (en) Acceleration/deceleration alarm system
CA1147831A (en) Brake control system for an automotive vehicle
JP2704623B2 (en) Anti-lock control method
US3613075A (en) Tire inflation monitoring system
JPH0348059B2 (en)
EP0441599B1 (en) Method of detecting a deflated tyre on a vehicle
US3794389A (en) Adaptive braking system
US3867647A (en) Analog speed detector
EP0126052A2 (en) Method for indicating slipping of a driving rotative element
US4037882A (en) Anti-lock brake control circuit
GB2066477A (en) Anti-skid brake control system
JPH047471B2 (en)
JPS59213552A (en) Anti-skid controller
US4113322A (en) Digital control circuit for producing acceleration and deceleration control signals in an antiskid control system
US4089564A (en) Method and apparatus for predicting vehicle speed in braking control systems for wheeled vehicles
JPS63302369A (en) Apparatus for detecting abnormality of number-of-rotation sensor
US3572848A (en) Anti-skid device for a vehicle braking system
JPH0417390B2 (en)
GB1484229A (en) Method and apparatus for the antiskid braking of a vehicl
JPH0641260B2 (en) Lock prevention device
US3822921A (en) Slip and ramp signal generator and comparator for a vehicle skid control braking system
JPS6116658B2 (en)
EP0605556A1 (en) Wheel speed verification system.
US4073545A (en) Vehicle brake controlling device for anti-skid control of vehicle wheels