JPS6152156A - ２相信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、各種モータ類の駆動用電源や電子機器など
の特性試験用の信号源に使用される２相信号発生装置に
関するものである。

［従来の技術］ ２相信号は、一方の信号に対して他方の信号の位相が異
なるようにされた２つの信号からなり。

モータ類の駆動には、一般に９０’の位相差を有する２
相信号が利用される。この場合１例えば同じ周波数で位
相が９０°異なる２つの発振器を用意し、その出力信号
をそれぞれ増幅器・≧どを介してモータに加えらるよう
にした例があるが、信号経路が２つのなるので、初段の
発振回路から最終段の出力回路まで両信号の周波数と位
相を安定に維持するのにかなりの困難さが伴なう。

この困難さを軽減するため発振器を１つにし、途中の回
路で２相信号を形成するようにした例が第３図に示され
ている。この従来例においては。

例えば三角波発生回路１からの信号Ｅ（θ）は、２つの
折線近似回路２と３により互いに位相が９０゜異なる２
つの信号Ｅ　ｇｉｎθとＥ　ｃｏｓθに変換され、更に
１反転回路４，５を介してそれぞれ逆位相の信号Ｅ　５
ｉｎ（０＋　Ｋ、）とＥｃｏｓ（０＋　π）が形成され
る。

上記２つの信号Ｅ　ｓｉｎθとＥ　ｃｏｓθ、およびこ
の逆位相の２つの信号Ｅｓ１ｎ（θ＋π）とＥｃｏｓ（
ｅ　＋　π）とで位相が９０°ずつ異なる４つの信号が
得られたことになる。これらの信号は、抵抗をブリッジ
形に接続して構成された移相回路６の４辺にその位相順
序に従って加えられている。このブリッジの例えばＯ″
と９０°間の一辺はポテンショメータ７などで構成され
ており、上記折線近似回路２から出力される例えば第１
の信号電圧Ｅ　ｓｉｎθに対して、このポテンショメー
タ７の摺動子から第２の信号Ｅｓ１ｎ（θ＋ψ）が取り
出され、バッファ増幅回路８を介して外部へ送出される
ようになっている。上記第２信号中の位相角φはポテン
ショメータ７の摺動子の位置によって変化し、その位置
が例えばポテンショメータ７の右端にある場合はφ＝０
であって第１と第２の両信号は同相となる。上記摺動子
が左端にある場合はφ＝π／２で。

第２の信号はＥｓ１ｎ（θ＋π／２）、すなわち、Ｅｃ
ｏｓθとなる。

この従来装置においては、第１の信号に対する第２の信
号の位相角ψは上記のようにボテンショメータフによっ
て設定され、その値は周波数を変えても変わらないとい
う長所を有するが、位相角φの精度を上げるためには移
相回路６とその前段の各回路を高精度で高安定にする必
要があり１回路が複雑化する。また、第１および第２の
両信号ともｓｉｎ波状又はｃｏｓ波状の信号であるから
、例えば矩形波など他の波形の信号が入用な場合には。

それに応じて別途波形整形回路を用意する必要がある。

なお、このような波形整形回路等を付加すると通過信号
の位相が変化することもままあるの　。

で、得られた２相信号を使用する際には、その位相が移
相回路６で設定された値どおりになっているかどうかと
いう煩しいチェック作業も発生する。

［発明の目的］ この発明は上記のような従来装置の欠点に鑑みなされた
もので、その目的は、マイクロコンピュータを含んで構
成され、１つの信号の振幅をディジタル化した値でそれ
ぞれ２組のメモリに保持させでおき、一方のメモリから
その保持データを取り出す際他方のメモリからは所望の
位相差に相当する分だけ番地をずらして保持データを取
り出し。

これらのデータをそれぞれアナログ値に変換することに
より種々な波形の２相信号が正確な位相で得られるよう
にした２相信号発生装置を提供することにある。

［発明の構成］ 第１図にはこの発明に係る２相信号発生装置（以下、「
この装置」と略称する。）の−実施例が示されている。

同図を参照しながら、便宜上この装置を５つのブロック
に大別して、以下、その構成を説明する。ここで、５つ
のブロックとは例えば位相差設定部１０．計数部２Ｏ２
信号切換部３０、制御部４０、出力部５０などである。

上記位相差設定部１０は、第１信号に対して第２信号の
位相を所望の値に設定するためのブロックであって、こ
の実施例においては１例えば基準電圧１１、位相制御電
圧設定回路１２、Ａ／Ｄ変換回路１３、および加算回路
１４等を備えている。

上記基準電圧１１にはこの装置内の電圧が利用される。

位相制御電圧設定回路１２は例えばポテンショメータな
どで構成され、基市電圧１１の電圧値を分圧して所望の
位相差に対応する電圧を取り出すようにされている。Ａ
／Ｄ変換回路１３には例えば８ビツト用の素子が利用さ
れ、上記位相制御電圧設定回路１２のポテンショメータ
から取り出された電圧は、ここでディジタル値に変換さ
れた後制御部４０へ送出されるようになっている。

加算回路１４も同様に８ビツト構成の素子が用いられ、
上記Ａ／Ｄ変換回路１３の出力信号は制御部４０を介し
てこの加算回路１４に入力される。

この入力された信号はここで計数部２０からの計数信号
に加え合わされ、制御部４０内のＲＡＭから波形データ
を再生する際の番地信号に用いられるようになっている
。

上記計数部２０は、波形データ再生用の計数信号を発生
するためのブロックであって、例えばクロック発振器２
１と８ビツト２５６進のカウンタ２２などで構成されて
いる。このカウンタ２２の計数信号は、上記したように
位相差設定部１０の加算回路１４へ送られるほか、信号
切換部３０を介して制御部４０にも送られる。また、ク
ロック発振器２１のクロックパルスは、カウンタ２２に
計数用として送られるほか、ラッチ用パルスとして出力
部５０にも送られる。

上記信号切換部３０は、上記位相差設定部１０と計数部
２０、制御部４０．および出力部５０など４つのブロッ
ク間の信号入出力路になっているアドレスバスとデータ
バス等を切り換えるためのもので、例えばアナログスイ
ッチなどを利用した４つの切換器３１ないし３４を備え
ている。

上記制御部４０は、第１信号の振幅をディジタル値で形
成して記憶するとともに、上記信号切換部３０を介して
その記憶データを出力部５０へ送出するためのブロック
であり、例えば第１から第３までの３つのＩ１０ポート
４１ないし４３と。

マイクロプロセッサ（以下、ｒｃＰＵＪ　という。）４
４、ＲＯＭ４−５、および同様に第１から第３までのＲ
ＡＭ４６ないし４８等によって植成されている。

この実施例においては、上記ＣＰＵ４４、ＲＯＭ４５お
よび第１のＲＡＭ４６は、上記第１信号の各角度ごとの
振幅レベル、つまり波形データの作成や、位相差設定部
ｌｏ内のＡ／Ｄ変換回路１３の出力値の読み込み、およ
びこの読み込んだ値を加算回路１４へ出力し、更に信号
切換部３０内における各切換器３１ないし３４の動作を
制御するＩ／○ボート４１ないし４３を所定のプログラ
ムに従って制御するようになっている。また、第２およ
び第３のＲＡＭ４７．４８には、上記ＣＰＵ４４、ＲＯ
Ｍ４５．ＲＡＭ４６により作成された波形データが書き
込まれるが、この場合、ＲＡＭ４７．４８にはそれぞれ
同一番地に同一の波形データ、すなわち第１信号の波形
データが書き込まれるようにされている。

この実施例においては、カウンタ２２および加算回路１
４．ＲＡＭ４７．４８等にはそれぞれ８ビツト（２５６
ステツプ）の素子が用いられており。

このステップで波形データが書き込まれるので。

時間軸方向の書き込みステップ数も当然のことながら、
２５６となり１分解能は３６０°÷２５６、すなわち約
１．４°となる。波形データの振幅もこのステップごと
に８ビツトで表わされるようになっているので、その分
解能も同様に最大振幅値の１／２５６となる。したがっ
て、上記ＲＡＭ４７と４８はそれぞれ８Ｘ２５６個、す
なわち、各２．０１１１８個のレジスタで構成されるよ
うになっている。この場合、上記ステップ数又は分解能
等は、この装置の利用条件を勘案して適宜に決められる
ことはいうまでもない。

上記ＲＯＭ４５にはこの装置の作動用プログラムが格納
されており、ＣＰＵ４４は上記プログラムに従って波形
データを演算し、その転送、書き込み、読み出し等を行
うようになっている。この場合、上記波形データの作成
には、例えばフルスケール値をＦＳ（０≦ＦＳ）として
。

（ＦＳ／２）ｓｉｎθ＋（ＦＳ／２） の演算式が用いられている。ただし、θは上記３６０６
÷２５６＝（約）１．４°のステップで、その範囲は０
１　から３５８．６”までである、この演算によって得
られた波形データをユニポーラ形のＡ／Ｄ変換器で再生
するとＯないしＦＳ、バイポーラ形のＤ／Ａ変換器で再
生すると士（１／２）　Ｆ　Ｓの波形が得られる。

上記演算式による波形データは、上記第２のＲＡＭ４７
と第３のＲＡＭ４８の各２，０４８個の番地に順次書き
込まれるが、この書き込みの段階においては、２つのＲ
ＡＭ４７と４８の同じ番地には同じ波形データが格納さ
れる。２相信号の位相差は、これらのＲＡＭから波形デ
ータを読み出す際に、例えばＲＡＭ４７の読み出し番地
に対してＲＡＭ４８の読み出し番地をずらすことによっ
て得られる。このずらす番地数は９位相差設定部１０の
位相制御電圧設定回路１２により任意に設定できるよう
にされている。

なお、この装置に用いられているＡ／Ｄ変換回路１３は
ユニポーラ形のため、ＣＰＵ４４の演算式も上記のよう
になっているが、バイポーラ形のＡ／Ｄ変換器を用いる
こともできる。その場合、演算式中のオフセット分（Ｆ
Ｓ／２）は当然のことながら不要となる。

上記出力部５０は、上記制御部４０のＲＡＭ４７と４８
から読み出されたディジタル値の波形データをアナログ
値の２相信号に変換して出力するためのブロックであっ
て、例えばラッチ回路５１と８ビツトのＤ／Ａ変換回路
５２、およびローパスフィルタ５３等からなる′縦続回
路が並列的に２つ設けられており、２相信号中の第１信
号と第２信号の通過経路が別になっている。

この出力部５０において、上記ラッチ回路５１゜５１は
、上記クロック発振器２１からのクロックパルスによっ
てそのラッチ動作が制御されるようになっている。すな
わち、入力された上記波形データの読み出し信号は１ス
テツプごとにここで一時的にラッチされ１次の波形デー
タがＲＡＭ４７゜４７から出力されど新しいデータに入
れ換えられる０次段のＤ／Ａ変換回路５２．５２におい
ては、このラッチ期間中に波形データがアナログ値に変
換されるようになっている。なお、アナログ値に視的に
見ると１周期２５６ステツプの階段状波形となっている
ので、ローパスフィルタ５３．５３などにより比較的高
い周波数成分がカットされて滑らかな波形になり、それ
ぞれ端子５４と５５から出力される６ なお、この実施例においては、ＲＡＭ４８の読み出し番
地信号を加算回路１４によって形成しているが１例えば
プリセットカウンタを利用することもできる。この場合
は、カウンタ２２の計数値が０になったとき、Ｉ１０ボ
ート４２がら加えられている番地加算信号分だけプリセ
ットカウンタの計数値がプリセットされるようにしてお
けばよい。

また、上記の例においては、ディジタル信号系が８ビツ
トの場合について説明されているが、８ビツト以上であ
ってもよく、例えばより高いビット数にしてローパスフ
ィルタ５３等を省くこともできる。

［発明の作用］ まず、ＣＰＵ４４は切換指令信号を発して信号切換部３
０の各切換Ｗ！３１ないし３４をＡ接点側に切り換え、
ＲＡＭ４７．４８をＣＰＵ４４（７）７ドレスバスとデ
ータバスにそれぞれ接続する。

ＣＰＵ４４は波形データを演算２作成する。この実施例
においては、（ＦＳ／２）ｇｉｎθ＋（ＦＳ／２）の演
算式に基づき、θがＯから３５８．６°の間を１．４’
のステップで演算して１サイクル分の正弦波データを作
成し、ＲＡＭ４７．４８に書き込む。

この場合、２つのＲＡＭ４７と４８の同一番地内には、
上記したように同じ波形データが書き込まれる。

次に、ＣＰＵ４４は切換指令信号を発して切換器３１な
いし３４をＢ接点側に切り換え、ＲＡＭ４７のアドレス
バスをカウンタ２２の出力側に接続し、ＲＡＭ４８のア
ドレスバスは加算回路１４の出力側に接続する。また、
データバスはそれぞれ出力部５０の対応するラッチ回路
５１．５１に接続し、各Ｄ／Ａ変換回路５２，５２．ロ
ーパスフィルタ５３．５３を介してＲＡＭ４７とＲＡＭ
４８の格納データをアナログ値で出力できる状態にする
。

更に、ＣＰＵ４４は１位相制御電圧設定回路１２の出力
電圧がＡ／Ｄ変換回路１３によってディジタル値に変換
された信号をＩ１０ボート４１を介して読み込み、Ｉ１
０ポート４２を介して加算回路１４へ番地信号に対する
加算用データとして出力する。

これにより、ＲＡＭ４７からの出力データに対してＲＡ
Ｍ４８からは、加算分だけずれたアドレスの格納データ
が出力される。したがって、出力端子５４と５５には、
それぞれ同一波形で位相が異なる信号が現わ九る。

この発明に係る上記装置の作用を時系列的に表わすと第
２図に示されたフローチャートのようになるが１個々の
内容については上記のとおりであるからその説明は省略
する。

［発明の効果コ 以上、説明したように、この発明による２相信号発生装
置は、２相信号の信号源となる同一波形の２つの信号を
作成するとともに作成された波形データの格納および読
み出し用の番地信号を発するカウンタ（２２）と、マイ
クロプロセッサ（４４）により作成された上記２つの信
号の波形データをそれぞれ指定番地に格納する２つのＲ
ＡＭ（４７，４７）およびこれらのＲＡＭから読み出さ
れる２相信号の位相差が任意に設定できるようにされた
位相差設定部（１０）などを備えている。この位相差設
定部（１０）は、基準電圧（１１）を分圧して所望の位
相差に対応する大きさの電圧を形成する位相制御電圧設
定回路（１２）と、Ａ／Ｄ変換回路（１３）を介して得
られた上記電圧のディジタル値を、波形データ読み出し
の際は上記一方のＲＡ　Ｍ　（４８）の番地に加算する
ようにした加算回路（１４）とから構成されている。

したがって、この発明に係る２相信号発生装置によれば
、２つの信号の位相差は、その信号の波形データが格納
されている記憶回路の番地をデジタル値でずらすことに
よって得られるから、極めて正確であり、かつ、その位
相差も広い範囲で任意に設定することができる。

なお、マイクロプロセッサの演算式をいくつか用意する
ことにより、装置の回路を変更しないで異なった波形の
２相信号が容易に得られる。

【図面の簡単な説明】

第１図はこの発明に係る２相信号発生装置の一実施例を
示すブロック線図、第２図はこの装置の作動の大要を示
すフローチャート、第３図は従来装置の一例を示すブロ
ック線図である。 図中、１０は位相差設定部、１１は基準電圧、１２は位
相制御電圧設定回路、１３はＡ／Ｄ変換回路、１４は加
算回路、２０は計数部、２１はクロック発振器、２２は
カウンタ、３０は信号切換部、４４はマイクロプロセッ
サ、４５はＲＯＭ、４６ないし４８はＲＡＭである。

Claims (1)

【特許請求の範囲】
1. クロツクパルスを計数してその計数信号を出力するカウ
   ンタと、マイクロプロセツサを含む演算装置により作成
   された一連の波形データをそれぞれ格納する２組の記憶
   回路と、基準電圧を所望の位相差に応じて分圧し、該電
   圧をＡ／Ｄ変換回路を介して上記カウンタの計数信号に
   加えて出力する加算回路を含む位相差設定回路とを備え
   、上記演算装置からの指令により、上記一方の組の記憶
   回路から上記カウンタの出力によつて指定される番地の
   波形データを順次読み出し、上記他方の組の記憶回路か
   らは上記加算回路の出力によつて指定される番地の波形
   データを順次読み出しそれぞれ出力することを特徴とす
   る２相信号発生装置。