JPH03203780A - 映像信号生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ＴＶ画面上にビデオ信号とコンピュータ画像
とをスーパインポーズで表示する映像信骨生成回路に係
り、特には、コンピュータ画像の表示のための水平、垂
直の各駆動信号をビデオ信号の水平、垂直の各同期信号
に合わせるための同期合わせ回路部分の改良に関する。

〈従来の技術〉 一般に、ＴＶ画面上にビデオ信号とコンピュータ画像と
をスーパインポーズで表示する映像信号生成回路におい
て、コンピュータ画像の表示のための水平、垂直の各駆
動信号がビデオ信号の水平、垂直の各同期信号に同期し
ていないと、コンピュータ画像の表示画面が乱れる等の
不具合を生じるために、コンピュータの水平、垂直駆動
信号をビデオ信号に同期させることが必要となる。

従来、そのような同期合わせのための回路を有する映像
信号生成回路には、第３図に示す構成のものがある。同
図において、ｌはビデオ信号から水平同期信号１（ＳＹ
ＮＣと垂直同期信号ＶＳＹＮＣとを分離して取り出す同
期分離回路、２は一定の発振周波数のクロックパルスを
発生する発振器であり、その発振周波数は、後述のＣＲ
Ｔコントローラ５から作り出される水平、垂直駆動信号
ＨＤ、ＶＤの周波数がビデオ信号の水平、水平同期信号
１１ＳＹＮＣ，ＶＳＹＮＣの周波数よりも幾分高くなる
ように予め設定されている。３はコンピュータ（ＣＰＵ
）で作られる画像データを格納する画像メモリ、４は画
像メモリ３に格納されたコンピュータ画像信号とビデオ
信号に基づく画像とを表示するＣＲＴディスプレイ、５
は画像メモリ３に格納されている画像データをＣＲＴデ
ィスプレイへ４の表示するための水平および垂直駆動信
号ＨＤ、ＶＤを発生するＣＲＴコントローラ、６はビデ
オ信号とコンピュータ画像信号とを切り換えて出力する
切換回路、７−はＣＲＴコントローラ５から出力される
前記水平および垂直の各駆動信号ＨＤ。

ＶＤをビデオ信号の水平および垂直の各同期信号Ｈ９Ｙ
ＮＣ，ＶＳＹＮＣに合わせるための同期合わせ回路であ
る。そしてこの同期合わせ回路７′には、同期分離回路
ｌで同期分離された水平、垂直同期信号ＨＳＹＮＣ，Ｖ
ＳＹＮＣ，発振器２からのクロックパルスＣＬＫｓ、Ｃ
ＲＴコントローラ５から出力される水平、垂直駆動信号
ＨＤ、ＶＤがそれぞれ入力される一方、これらの入力信
号に基づいて発振器２のクロックパルスＣＬＫｓを加工
したクロックパルスＣＬＫＣがＣＲＴコントローラ５の
動作信号として出力されるようになっている。

第４図は、上記の同期合わせ回路７−の詳細を示す回路
構成図である。この同期合わせ回路７゛は、水平同期信
号ＨＳ　Ｙ　Ｎ　Ｃと水平駆動信号ＨＤとに基づいて水
平同期合わせ用の制御信号ｐｈを出力する水平同期合わ
せ用回路（本例では水平用Ｄフリップフロップ）８ｈ１
垂直同期信号ＶＳＹＮＣと垂直駆動信号ＶＤとに基づい
て垂直同期合わせ用の制御信号Ｐｖを出力する垂直同期
合わせ用回路（本例では垂直用Ｄフリップフロップ）８
ｖ、この両同期合わせ用回路８ｈ、８ｖから各々出力さ
れる制御信号Ｐｈ、Ｐｖを共に入力して水平垂直同期合
わせ用の制御信号Ｐｈｖを生成する第１アンドゲートｌ
Ｏ１この第１アンドゲートＩＯから出力される制御信号
Ｐｈｖに基づいて発振器２からのクロックパルスＣＬＫ
ｓに対するゲートを開閉するゲート回路（本例では第２
アンドゲート）１１．および両Ｄフリップフロップ８ｈ
、８ｖのクロック入力端子に加える水平、垂直の各駆動
信号ＨＤ、ＶＤのレベルを反転するインバータから構成
される。

次に、第４図に示した同期合わせ回路７゛の同期合わせ
動作、特に水平駆動信号ＨＳ　Ｙ　Ｎ　Ｃに水平駆動信
号ＨＤを同期させる場合の動作について、第５図に示す
タイミングチャートを参照して説明する。

現在、画像メモリ３からコンピュータ画像データを読み
出す画像表示期間中であるとき、垂直用Ｄフリップフロ
ップ８ｖの反転出力Ｑである制御信号Ｐｖは、ハイレベ
ルとなっており、このため、第１アンドゲートｌＯは開
いている。

一方、この状態で、外乱等の影響によって水平同期信号
ＨＳＹＮＣに対して水平駆動信号ＨＤの同期が合ってい
ないときには、第５図の符号■に示すように、水平同期
信号ＨＳＹＮＣのダウンエツジが水平駆動信号ＨＤのダ
ウンエツジよりも先行する。この場合、水平同期信号Ｈ
９ＹＮＣのダウンエツジによって水平用Ｄフリップフロ
ップ８ｈが既にクリアされているために、次に水平駆動
信号ＨＤがクロックパルスとして加わっても水平用Ｄフ
リップフロップ８ｈの反転出力Ｑ（−Ｐｈ）のレベルは
変化せず、ハイレベルのままに維持される。

このため、第１アンドゲートｌＯの出力Ｐｈｖもハイレ
ベルとなり、発振器２からのクロックパルスＣＬＫｓが
第２アンドゲート１１を介してＣＲＴコントローラ５に
加えられる。このクロックパルスＣＬ　Ｋ　ｃによって
、ＣＲＴコントローラ５から水平駆動信号ＨＤが生成さ
れるが、前述したように、この水平駆動信号ＨＤのパル
ス周期Ｔ、はビデオ信号の水平同期信号ＨＳＹＮＣのパ
ルス周期Ｔ、よりも幾分短くなるように予め設定されて
いるので、第５図の符号■以降のタイミングに示すよう
に、水平同期信号ＨＳＹＮＣに対して水平駆動信号ＨＤ
の位相が次第に近付いてきて、水平駆動信号ＨＤのダウ
ンエツジが水平同期信号ＨＳＹＮＣのダウンエツジより
も先行するようになる。

すると、水平用Ｄフリップフロップ８ｈは、クリア解除
状態において水平駆動信号ＨＤがクロックパルスとして
加わるために、水平用Ｄフリップフロップ８ｈの反転出
力Ｑである制御信号ｐｈのレベルはローレベルに変化し
、引き続いて、水平用Ｄフリップフロップ８ｈは水平同
期信号ＨＳＹＮＣのダウンエツジによってクリアされる
ため、反転出力Ｑはハイレベルとなる。すなわち第１ア
ンドゲートｌＯの出力Ｐｈｖは、第５図のΔ１＝、Δｔ
、Δｔで示す期間だけローレベルとなるため、そのΔｔ
−゛、Δ１−１Δｔの期間だけクロックパルスＣＬＫｃ
がＣＲＴコントローラ５に加わるのが停止される。ＣＲ
Ｔコントローラ５は、クロックパルスＣＬＫｃが人力さ
れないと、その期間だけ動作を停止するので、結果的に
、その停止期間Δｔ′−１Δｔ′、ΔｔだけＣＲＴコン
トローラ５で生成される水平駆動信号ＨＤの出力タイミ
ングが実質的に引き伸ばされたことになり、最終的に水
平同期信号ＨＳＹＮＣに水平駆動信号ＨＤが同期するよ
うになる（第５図の符号■以降のタイミング）。そして
、−旦同期が合った以降の定常状態では、Ｔ　ｏ　＝　
Ｔ　＋＋Δｔとなる。

ところで、従来のＣＲＴコントローラ５にあっては、第
６図（ａ）に示すように、垂直駆動信号ＶＤのハイレベ
ルの期間Ｔ３１′が可変で、垂直同期信号ＶＳＹＮＣの
ハイレベルの期間Ｔ、ｌより十分に短くなるように調整
できる機種がある一方、第６図（ｂ）に示すように、垂
直同期信号ＶＤのハイレベルのパルス期間Ｔ３１−一が
固定されていて、しかも、その期間Ｔ３．゛−が垂直同
期信号ＶＳＹＮＣのハイレベルの期間Ｔ□に近似してい
る機種かある。

前者の機種において、外乱等の影響によって垂直同期信
号ＶＳＹＮＣに対して垂直駆動信号ＶＤの同期が合って
いないときには、垂直同期信号ＶＳＹＮＣのダウンエツ
ジが垂直駆動信号ＶＤのダウンエツジよりも先行するの
で、この場合は、水下同期の場合と全く同様に、垂直用
Ｄフリップフロップ８ｖの反転出力Ｑ　（−Ｐ　ｖ）の
レベルはハイレベルのままに維持され、そのため、水平
用Ｄフリップフロップ８ｈの出力がハイレベルとなる期
間ごとに、クロックパルスＣＬＫｃが第２アンドゲート
１１を介してＣＲＴコントローラ５に加えられる。この
クロックパルスＣＬＫｃによって、ＣＲＴコントローラ
５から垂直駆動信号ＶＤが生成されるが、前述したよう
に、この垂直駆動信号ＶＤのパルス周期はビデオ信号の
垂直同期信号ＶＳＹＮＣのパルス周期Ｔ、よりも幾分短
くなるように予め設定されているので、垂直同期信号Ｖ
ＳＹＮＣに対して垂直駆動信号ＶＤの位相が次第に近付
いてきて、垂直駆動信号ＶＤのダウンエツジが垂直同期
信号ＶＳＹＮＣのダウンエツジよりも先行するようにな
る。そして、第６図（ａ）に示すように、垂直駆動信号
ＶＤのダウンエツジが垂直同期信号ＶＳＹＮＣのダウン
エツジよりも先行する状態になると、垂直用Ｄフリップ
フロップ８ｖの反転出力端子Ｑの出力Ｐｖは、第６図（
ａ）のΔＴ。

で示す期間だけローレベルとなるため、そのΔＴの期間
だけクロックパルスＣＬＫｃがＣＲＴコントローラ５に
加わるのが停止される。これに応じて、ＣＲＴコントロ
ーラ５は、動作を停止するので、結果的に、クロックパ
ルスＣＬＫｃの停止期間ΔＴ！−たけＣＲＴコントロー
ラ５で生成される垂直駆動信号ＶＤの出力タイミングが
実質的に引き伸ばされたことになり、以降は垂直同期信
号ＶＳＹＮＣに垂直駆動信号ＶＤが同期することになる
。

〈発明が解決しようとする課題〉 ところが、垂直同期信号ＶＤのハイレベルのパルス期間
Ｔ３１＝が固定されていて、しかも、その期間Ｔ３１−
一と垂直同期信号ＶＳＹＮＣの７１イレベルの期間Ｔ　
２１との差（−Ｔｔ１Ｔ３１−−）が水平駆動信号ＨＳ
　Ｙ　Ｎ　Ｃの１周期Ｔ。よりも短いような後者の機種
においては、次の問題点を生じる。

すなわち、第６図に示すように、たまたま垂直駆動信号
ＶＤのアップエツジから水平同期信号ＨＳＹＮＣと水平
駆動信号ＶＤとが同期している場合において、垂直駆動
信号ＶＤのダウンエツジの直前に水平駆動信号ＨＤが到
来した後、次の水平駆動信号ＨＤが到来するまでの間に
、まず、垂直駆動信号ＶＤのダウンエツジが、続いて垂
直同期信号ＶＳＹＮＣのダウンエツジがくると、垂直用
Ｄフリップフロップ８■の反転出力端子Ｑの出力Ｐｖは
、第６図（ｂ）のΔＴｔ−−で示す期間だけローレベル
となり、そのため、第１アンドゲートｌＯから出力され
る制御信号Ｐｈｖも同様にローレベルとなってそのΔＴ
ｔ″′の期間だけクロックパルスＣＬＫＣがＣＲＴコン
トローラ５に加わるのが停止される。この現象は、一つ
の水平駆動信号ＨＤが到来してから次の水平駆動信号Ｈ
Ｄが到来するまでの間に、ＣＲＴコントローラ５に対し
て入力されるクロックパルスＣＬＫｃが２度停止された
ことになるため、ＣＲＴコントローラ５で生成される水
平駆動信号ＨＤの出力タイミングが、同期が合っている
状態での１周期分（−Ｔ、＋Δｔ）よりも余分に引き伸
ばされることになる。その結果、前述したように、第５
図の符号■に示すような水平同期信号Ｈ９ＹＮＣのダウ
ンエツジが水平駆動信号ＨＤのダウンエツジよりも先行
する状態が生じて、第１アンドゲートｌＯから出力され
る制御信号Ｐｈｖにローレベルが発生しなくなり、水平
同期信号ＨＳ　Ｙ　Ｎ　Ｃに水平駆動信号ＨＤの同期が
合わなくなる。水平駆動信号ＨＤのパルス周期Ｔ１はビ
デオ信号の水平同期信号ＨＳＹＮＣのパルス周期Ｔ。よ
りも幾分短いので、いずれは水平同期信号ＨＳＹＮＣに
水平駆動信号ＨＤが同期するようになるものの、第６図
中、符号Ｔｃで示す期間は同期が外れた状態が継続し、
表示画面に乱れを生じる。なお、第６図（ａ）に示すよ
うに、垂直駆動信号ＶＤのダウンエツジから垂直同期信
号ＶＳＹＮＣのダウンエツジまでの期間ΔＴ　ｔ−が水
平同期信号ＨＳ　Ｙ　Ｎ　Ｃの１周期Ｔ、分よりも長け
れば、垂直駆動信号ＶＤのダウンエツジの直前に到来し
た水平駆動信号ＨＤから垂直駆動信号ＶＤのダウンエツ
ジまでの区間と、垂直同期信号ＶＳＹＮＣのダウンエツ
ジの直後から次に初めて発生する水平駆動信号ＶＤまで
の区間との和が水平同期信号ＨＳ　Ｙ　Ｎ　Ｃの１周期
Ｔ。（−Ｔ１＋Δｔ）分となるために、水平駆動信号Ｈ
Ｄの同期が外れることはない。

さらに、第６図（Ｃ）に示すように、垂直駆動信号ＶＤ
の同期が外れており、垂直同期信号ＶＳＹＮＣのダウン
エツジが垂直駆動信号ＶＤのダウンエツジよりも先行し
ている場合は、第６図（ａ）に示したようなローレベル
の期間ΔＴ、−が存在せず、垂直用Ｄフリップフロップ
８ｖの反転出力Ｑ（−Ｐｖ）のレベルはハイレベルのま
まに維持されるので、水平用Ｄフリップフロップ８ｈの
出力がハイレベルとなる期間ごとに、クロックパルスＣ
ＬＫＣが第２アンドゲート１！を介してＣＲＴコントロ
ーラ５に加えられる。そして、このクロックパルスＣＬ
Ｋｃによって、ＣＲＴコントローラ５から垂直駆動信号
ＶＤが出力されるが、この垂直駆動信号ＶＤは、水平駆
動信号ＨＤを分周したかたちで生成されるため、−旦水
平同期信号Ｈ８ＹＮＣに水平駆動信号ＨＤが同期した状
態になると、水平駆動信号ＨＤが所定のパルス数だけ発
生するたびに垂直駆動信号ＶＤが発生される。このため
、垂直駆動信号ＶＤのダウンエツジが垂直同期信号ＶＳ
ＹＮＣのダウンエツジよりも早く到来することがなくな
り、以降は第６図（Ｃ）に示す状態が継続されて垂直駆
動信号ＶＤの同期が外れたままとなる。

〈課題を解決するための手段〉 本発明は、このような事情に鑑みてなされたものであっ
て、垂直同期信号のハイレベルのパルス期間を可変する
ことができず、しかも、垂直駆動信号のハイレベルの期
間と垂直同期信号のハイレベルの期間との差が水平駆動
信号の１周期よりも短いような機種においても、水平、
垂直同期信号に水平、垂直駆動信号の同期を合わすこと
ができるようにするものである。

そのため、本発明は、水平同期信号と水平駆動信号とに
基づいて水平同期合わせ用の制御信号を出力する水平同
期合わせ用回路と、垂直同期信号と垂直駆動信号とに基
づいて垂直同期合わせ用の制御信号を出力する垂直同期
合わせ用回路と、この両同期合わせ用回路から各々出力
される制御信号を共に人力して水平垂直同期合わせ用の
制御信号を生成するアンドゲートと、このアンドゲート
から出力される制御信号に基づいて前記発振器からのク
ロックパルスに対するゲートを開閉するゲート回路とを
有する同期合わせ回路を備えた映像信号生成回路におい
て、次の構成を採る。

すなわち、本発明では、水平同期合わせ用回路とアンド
ゲートとの間にオアゲートを設け、このオアゲートの一
方の入力部を水平同期合わせ用回路出力部に接続し、オ
アゲートの他方の入力部を垂直同期信号の入力部とし、
オアゲートの出ツノ部を前記アンドゲートの一方の入力
部に接続した構成としている。

く作用〉 上記構成において、垂直同期信号ＶＳＹＮＣのハイレベ
ルの期間中は、この垂直同期信号ＶＳＹＮＣがオアゲー
トを介して第１アンドゲートに加わるため、水平同期合
わせ用回路の出力が変化しても、第１アンドゲートの出
力は変化せずにハイレベルが維持される。すなわち、オ
アゲートの出力によって同期合わせ用回路の出力かマス
クされる。そのため、垂直駆動信号ＶＤのハイレベルの
状態ではＣＲＴコントローラに対してクロックパルスが
間断なく入力されて途中で停止されることがないため、
垂直駆動信号ＶＤのハイレベルの期間は垂直同期信号Ｖ
ＳＹＮＣのハイレベルの期間よりも水平同期信号１（Ｓ
ＹＮＣの１周期分子。以上短くなる。その結果、垂直駆
動信号ＶＤのダウンエツジが到来してから垂直同期信号
ＶＳＹＮＣのダウンエツジが到来するまでの期間ΔＴ、
だけＣＲＴコントローラへのクロックパルスの入力が停
止される。そのため、水平駆動信号が水平同期信号に同
期するようになるとともに、水平駆動信号ら垂直同期信
号に同期するようになる。

〈実施例〉 第１図は映像信号生成回路の同期合わせ回路部分の構成
図であり、第４図に示した従来例に対応する部分には同
一の符号を付す。

この実施例においける同期合わせ回路７では、水平同期
合わせ用回路（水平用Ｄフリップフロップ）８ｈと第１
アンドゲートＩＯとの間にオアゲート＋３を設け、この
オアゲート１３の一方の入力部を水平同期合わせ用回路
８ｈの反転出力端子Ｑに接続し、オアゲート１３の他方
の入力部を垂直同期信号ＶＳＹＮＣの入力部とし、オア
ゲート１３の出力部を第１アンドゲート１０の一方の入
力部に接続したものであり、他の構成は第４図に示した
従来例の場合と同様の構成である。

上記構成において、第２図のタイミングチャートに示す
ように、垂直同期信号ＶＳＹＮＣがハイレベルの状態に
ある垂直帰線期間Ｔｔｌの場合において、垂直用Ｄフリ
ップフロップ８ｖの反転出力端子Ｑからの出力信号Ｐｖ
は、垂直駆動信号ＶＤのダウンエツジが到来するまでの
間はハイレベルとなっており、このため、第１アンドゲ
ート１０は開いている。しかも、ハイレベルの垂直同期
信号ＶＳＹＮＣがオアゲート１３を介して第１アンドゲ
ート１０に加わる。したがって、垂直駆動信号ＶＤのダ
ウンエツジが到来するまでの間は、水平用Ｄフリップフ
ロップ８ｈの出力信号ｐｈが変化しても、第１アンドゲ
ート１０の出力Ｐｈｖは変化せずにハイレベルが維持さ
れる。すなわち、オアゲート１３に加わる垂直同期信号
ＶＳＹＮＣによって水平用Ｄフリップフロップ８ｈの出
力ｐｈがマスクされる。そのため、垂直駆動信号ＶＤの
ダウンエツジが到来するまでは、ＣＲＴコントローラ５
に対してクロックパルスＣＬＫｃが間断なく人力されて
途中で停止されることがない。すなわち、垂直帰線期間
’ｒｔ＋中は、水平駆動信号ＨＤの同期合わせのための
期間ΔＴが省略されるために、その期間’Ｉ’ｔｌ中に
おける垂直駆動信号ＶＤのハイレベルの期間゛ｒ３．は
垂直同期信号ＶＳＹＮＣのハイレベルの期間’Ｉ’ｔ＋
よりも水平同期信号ＨＳＹＮＣの１周期分子。以上短く
なる。すなわち、’Ｉ’ｔｌＴ、１−ΔＴｔ＞Ｔｏｏま
た、この垂直同期信号ＶＳＹＮＣのハイレベル期間’Ｉ
’ｔ＋では、同期合わせのための期間ΔＴが省略されて
いる関係上、水平駆動信号ＨＤは水平同期信号ＨＳ　Ｙ
　Ｎ　Ｃに同期していないが、この期間Ｔ、１は垂直帰
線期間であるため、画像の表示に寄与しなので同等問題
はない。

そして、垂直駆動信号ＶＤのダウンエツジが到来すると
、垂直用Ｄフリップフロップ８ｖの反転出力端子Ｑから
の信号Ｐｖがローレベルになるので、第１アンドゲート
ｌＯの出力Ｐｈｖもローレベルになり、引き続いて垂直
同期信号ＶＳＹＮＣのダウンエツジが到来すると垂直用
Ｄフリップフロップ８■の反転出力端子Ｑからの信号Ｐ
ｖがハイレベルになるので、第１アンドゲートｌＯの出
力Ｐｈｖもハイレベルになる。したがって、垂直駆動信
号ＶＤのダウンエツジから垂直同期信号ＶＳＹＮＣのダ
ウンエツジまでの期間Δ’ｒ　ｔ（＞　’ｒ　ｏ）はＣ
ＲＴコントローラ５へのクロックパルスの人力が停止さ
れる。そのため、垂直帰線期間Ｔｅｌを除く画像表示期
間Ｔ、中に水平駆動信号ＨＤが水平同期信号ＨＳ　Ｙ　
Ｎ　Ｃに同期するようになる。しかも、第１アンドゲー
ト１０から出力される制御信号Ｐｈｖには水平同期信号
ＨＳ　Ｙ　Ｎ　Ｃの！周期Ｔ。分量上のローレベル期間
ΔＴ、が存在することになるため、垂直駆動信号ＶＤが
垂直同期信号ＶＳＹＮＣから同期が外れた場合でも、垂
直同期信号ＶＳＹＮＣに対して垂直駆動信号ＶＤの位相
が次第に近付いてきて、垂直駆動信号ＶＤのダウンエツ
ジが垂直同期信号ＶＳＹＮＣのダウンエツジよりも先行
し、最終的に水平駆動信号ＶＤが垂直同期信号ＶＳＹＮ
Ｃに同期するようになる。

〈発明の効果〉 本発明によれば、垂直同期信号のハイレベルのパルス期
間を可変することができず、しかも、垂直駆動信号のハ
イレベルの期間と垂直同期信号のハイレベルの期間との
差が水平駆動信号の１周期よりも短いような機種におい
ても、水平、垂直同期信号に水平、垂直駆動信号の同期
を確実に合わすことができるようになる等の優れた効果
が発揮される。

【図面の簡単な説明】

第１図および第２図は本発明の実施例を示すもので、第
１図は映像信号生成回路の同期合わせ回路部分の構成図
、第２図は第１図の回路による同期合わせ動作を説明す
るためのタイミングチャートである。 第３図ないし第６図は従来例を示すもので、第３図は映
像信号生成回路の全体構成を示すブロック図、第４図は
同期合わせ回路部分の構成図、第５図は水平同期信号に
水平駆動信号を同期させる場合の動作説明のタイミング
チャート、第６図（ａ）は垂直同期信号のハイレベル期
間よりも垂直駆動信号のハイレベル期間を十分に短くな
るように設定された場合の同期状態のタイミングチャー
ト、第６図（ｂ）は垂直同期信号のハイレベル期間に垂
直同期信号のハイレベル期間が近似している場合の同期
状態のタイミングチャート、第６図（Ｃ）は垂直同期信
号のハイレベル期間に垂直同期信号のハイレベル期間が
近似している場合の非同期状態でのタイミングチャート
である。 Ｉ・・・同期分離回路、２・・・発振器、３・・・画像
メモリ、４・・・ＣＲＴディスプレイ、５・・・ＣＲＴ
コントローラ、７・・・同期合わせ回路、８ｈ・・・水
平同期合わせ用回路（水平用Ｄフリップフロップ）、８
ｖ・・・垂直同期合わせ用回路（垂直用Ｄフリップフロ
ップ）、１０・・・第１アンドゲート、１１・・・ゲー
ト回路（第２アンドゲート）、１３・・・オアゲート。

Claims (1)

【特許請求の範囲】
1. （１）ビデオ信号から水平同期信号と垂直同期信号とを
   分離して取り出す同期分離回路と、一定の発振周波数の
   クロックパルスを発生する発振器と、コンピュータで作
   られる画像データを格納する画像メモリと、この画像メ
   モリに格納されたコンピュータ画像とビデオ信号に基づ
   く画像とを表示するＣＲＴディスプレイと、前記発振器
   からのクロックパルスに基づいて画像データをＣＲＴデ
   ィスプレイに表示するための水平および垂直駆動信号を
   生成するＣＲＴコントローラと、このＣＲＴコントロー
   ラから出力される前記水平および垂直の各駆動信号を前
   記ビデオ信号の水平および垂直の各同期信号に合わせる
   ための同期合わせ回路とを備え、 前記同期合わせ回路は、水平同期信号と水平駆動信号と
   に基づいて水平同期合わせ用の制御信号を出力する水平
   同期合わせ用回路と、垂直同期信号と垂直駆動信号とに
   基づいて垂直同期合わせ用の制御信号を出力する垂直同
   期合わせ用回路と、この両同期合わせ用回路から各々出
   力される制御信号を共に入力して水平垂直同期合わせ用
   の制御信号を生成するアンドゲートと、このアンドゲー
   トから出力される制御信号に基づいて前記発振器からの
   クロックパルスに対するゲートを開閉するゲート回路と
   を有する映像信号生成回路において、前記水平同期合わ
   せ用回路とアンドゲートとの間にオアゲートを設け、こ
   のオアゲートの一方の入力部を水平同期合わせ用回路出
   力部に接続し、オアゲートの他方の入力部を垂直同期信
   号の入力部とし、オアゲートの出力部を前記アンドゲー
   トの一方の入力部に接続したことを特徴とする映像信号
   生成回路。