JPS6154287B2 - - Google Patents
Info
- Publication number
- JPS6154287B2 JPS6154287B2 JP9404679A JP9404679A JPS6154287B2 JP S6154287 B2 JPS6154287 B2 JP S6154287B2 JP 9404679 A JP9404679 A JP 9404679A JP 9404679 A JP9404679 A JP 9404679A JP S6154287 B2 JPS6154287 B2 JP S6154287B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- distributed constant
- resistor
- constant line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 18
- 238000003199 nucleic acid amplification method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は狭帯域フイルタの帯域外スプリアスの
抑圧等に用いられる帯域端ロールオフの比較的緩
かな帯域通過形差動増巾回路に関する。
抑圧等に用いられる帯域端ロールオフの比較的緩
かな帯域通過形差動増巾回路に関する。
従来、差動増巾回路に帯域通過特性を持たせる
方法として差動増巾回路の入力側又は出力側に
LC共振回路を付加することが行われている。
方法として差動増巾回路の入力側又は出力側に
LC共振回路を付加することが行われている。
しかし、このような方法では差動増巾回路の入
力インピーダンス又は出力インピーダンスが周波
数によつて著しく変動し、これを避けるために更
にインピーダンス緩衝増巾回路を付加する必要が
あつた。また、特に高周波領域では、LCの値調
整クオリテイフアクタ（以下Ｑと称す）の調整が
難しくなり、安定な帯域通過特性を得ることが困
難であつた。
力インピーダンス又は出力インピーダンスが周波
数によつて著しく変動し、これを避けるために更
にインピーダンス緩衝増巾回路を付加する必要が
あつた。また、特に高周波領域では、LCの値調
整クオリテイフアクタ（以下Ｑと称す）の調整が
難しくなり、安定な帯域通過特性を得ることが困
難であつた。
本発明の目的は簡単な回路構成にて、上記欠点
を解決し得る帯域通過形差動増巾回路を提供する
ことにある。即ち、本発明の第一の目的は、一対
のトランジスタを含む差動増巾回路において、両
エミツタ間にエミツタ抵抗を接続し、各エミツタ
端に一端が開放され、互いに長さの等しい分布定
数線路を各々接続することにより該エミツタ抵抗
の値によつてＱを調整し得る帯域通過形差動増巾
回路を提供することにある。更に、本発明の第二
の目的は、一対のトランジスタを含む差動増巾回
路において両エミツタ間に、第一、第二、第三の
エミツタ抵抗を直列に接続し、該第一のエミツタ
抵抗と該第二のエミツタ抵抗との接続点に一端が
開放された所定長の第一の分布定数線路を接続し
該第二のエミツタ抵抗と該第三のエミツタ抵抗と
の接続点に一端が開放され、該第一の分布定数線
路と同一の長さを有する第二の分布定数線路を接
続することにより該第二のエミツタ抵抗の値によ
りＱを調整し、該第一および第三のエミツタ抵抗
の値により通過帯域利得を調整し得る帯域通過形
差動増巾回路を提供することにある。
を解決し得る帯域通過形差動増巾回路を提供する
ことにある。即ち、本発明の第一の目的は、一対
のトランジスタを含む差動増巾回路において、両
エミツタ間にエミツタ抵抗を接続し、各エミツタ
端に一端が開放され、互いに長さの等しい分布定
数線路を各々接続することにより該エミツタ抵抗
の値によつてＱを調整し得る帯域通過形差動増巾
回路を提供することにある。更に、本発明の第二
の目的は、一対のトランジスタを含む差動増巾回
路において両エミツタ間に、第一、第二、第三の
エミツタ抵抗を直列に接続し、該第一のエミツタ
抵抗と該第二のエミツタ抵抗との接続点に一端が
開放された所定長の第一の分布定数線路を接続し
該第二のエミツタ抵抗と該第三のエミツタ抵抗と
の接続点に一端が開放され、該第一の分布定数線
路と同一の長さを有する第二の分布定数線路を接
続することにより該第二のエミツタ抵抗の値によ
りＱを調整し、該第一および第三のエミツタ抵抗
の値により通過帯域利得を調整し得る帯域通過形
差動増巾回路を提供することにある。
以下、図面を用いて本発明について詳細に説明
する。
する。
第１図は、本発明になる帯域通過形差動増巾回
路の第一の具体的実施例を示す回路図であり、
１，２は入力端、３，４は各々第一および第二の
トランジスタ、５はエミツタ抵抗、６，７は各々
一端が開放された第一および第二の分布定数線
路、８，９はエミツタバイアス抵抗、１０，１１
はコレクタ抵抗、１２は正電圧の印加される電源
端子、１３は負電圧の印加される電源端子、１
４，１５は出力端である。いま、この帯域通過形
差動増巾回路の通過帯域中心周波数をfoとした
時、該第一の分布定数線路６および該第二の分布
定数線路７の線路長ｌは両者共にｌ＝Ｃ／4foγ
に設定されており特性インピーダンスは共にZo
に等しいとする。但し、Ｃは光の速度であり、γ
は該分布定数線路の波長短縮率である。ここで入
力端１および入力端２に周波数ｆの電圧ＶI(f)お
よび―ＶI(f)が印加されたとする。この時、入力
端１から出力端１５に至る交流等価回路は第２図
の如く表わされる。即ち、第２図は第１図に示す
本発明による帯域通過形差動増巾回路の入力端１
から出力端１５に至る交流等価回路であり、２１
は第１図の１に対応する入力端、２３は第１図の
３に対応するトランジスタ、２５はその抵抗値が
第１図のエミツタ抵抗５の抵抗値の半分であるエ
ミツタ抵抗であり、２６は第１図の６に対応する
分布定数線路、３０は第１図の１０に対応するコ
レクタ抵抗、３５は第１図の１５に対応する出力
端である。第２図においてトランジスタ２３のエ
ミツタ接地電流増巾率をβ，内部ベース抵抗をｒ
b，内部エミツタ抵抗をreとし、入力端２１を駆
動する回路の駆動源インピーダンスをＺsとし、
エミツタ抵抗２５の抵抗値をRe／２（従つて、
第１図のエミツタ抵抗５の抵抗値はRe）とし、
コレクタ抵抗３０の抵抗値をＲLとすれば、入力
端２１にＶI(f)が印加された時、出力端３５にて
得られる出力電圧Ｖp(f)は次式で与えられる。
路の第一の具体的実施例を示す回路図であり、
１，２は入力端、３，４は各々第一および第二の
トランジスタ、５はエミツタ抵抗、６，７は各々
一端が開放された第一および第二の分布定数線
路、８，９はエミツタバイアス抵抗、１０，１１
はコレクタ抵抗、１２は正電圧の印加される電源
端子、１３は負電圧の印加される電源端子、１
４，１５は出力端である。いま、この帯域通過形
差動増巾回路の通過帯域中心周波数をfoとした
時、該第一の分布定数線路６および該第二の分布
定数線路７の線路長ｌは両者共にｌ＝Ｃ／4foγ
に設定されており特性インピーダンスは共にZo
に等しいとする。但し、Ｃは光の速度であり、γ
は該分布定数線路の波長短縮率である。ここで入
力端１および入力端２に周波数ｆの電圧ＶI(f)お
よび―ＶI(f)が印加されたとする。この時、入力
端１から出力端１５に至る交流等価回路は第２図
の如く表わされる。即ち、第２図は第１図に示す
本発明による帯域通過形差動増巾回路の入力端１
から出力端１５に至る交流等価回路であり、２１
は第１図の１に対応する入力端、２３は第１図の
３に対応するトランジスタ、２５はその抵抗値が
第１図のエミツタ抵抗５の抵抗値の半分であるエ
ミツタ抵抗であり、２６は第１図の６に対応する
分布定数線路、３０は第１図の１０に対応するコ
レクタ抵抗、３５は第１図の１５に対応する出力
端である。第２図においてトランジスタ２３のエ
ミツタ接地電流増巾率をβ，内部ベース抵抗をｒ
b，内部エミツタ抵抗をreとし、入力端２１を駆
動する回路の駆動源インピーダンスをＺsとし、
エミツタ抵抗２５の抵抗値をRe／２（従つて、
第１図のエミツタ抵抗５の抵抗値はRe）とし、
コレクタ抵抗３０の抵抗値をＲLとすれば、入力
端２１にＶI(f)が印加された時、出力端３５にて
得られる出力電圧Ｖp(f)は次式で与えられる。
ここで、エミツタインピーダンスＺEは、次式
で与えられる。
で与えられる。
但し、λ(f)は周波数ｆなる正弦波の該分布定数
線路２６内での実効波長であり、λ(f)＝Ｃ／ｆ・
γと表わされる。前記の如く特性インピーダンス
Ｚpの分布定数線路２６は、その長さｌが、ｌ＝
1/4λ（fo）と設定されているから、 tan２πｌ／λ(f)＝tan（π／２ｆ／ｆｏ） と表わされる。従つて、第２図の入力端２１から
出力端３５に至る伝達関数｜Ｈ(f)｜は、 と表わされ、βが充分大であれば、ｆ＝foにおい
て最大利得、 が得られることがわかる。例えば、実際の数値例
としてＲL＝Ｚp＝Ｚs＝50Ω，rb＝30Ω，re＝2.5
Ω，ＲE＝100Ωとし、更にトランジスタのエミツ
タ接地電流増巾率βを、 と表わした時のβｏ（直流エミツタ接地電流増巾
率）、fT（利得帯域幅積）を各々βｏ＝100，fT
＝5GHzとする。この時、所望の通過帯域中心周
波数foを、fo＝500MHzとすれば、(3)式で与えら
れる伝達関数｜Ｈ(f)｜は、第３図の実線４０の如
く計算される。但し、第３図においてたて軸は、
利得（dB）を表わし横軸は周波数（ＭHz）を表
わす。第３図の４０に示す特性より明らかなよう
に通過帯域中心周波数が、ほぼ500MHzとなる帯
域通過増巾特性が得られる。尚、第３図の４０に
おいて通過帯域中心周波数が500MHzより若干低
い周波数に片寄つているのは、トランジスタの
fTが低いためであり、fTの高いトランジスタを
用いるか、あるいは分布定数線路の長さを前記の
1/4λ（fo）より若干短かくすれば、通過帯域中
心周波数を殆んど正確に所望の値に設定できる。
線路２６内での実効波長であり、λ(f)＝Ｃ／ｆ・
γと表わされる。前記の如く特性インピーダンス
Ｚpの分布定数線路２６は、その長さｌが、ｌ＝
1/4λ（fo）と設定されているから、 tan２πｌ／λ(f)＝tan（π／２ｆ／ｆｏ） と表わされる。従つて、第２図の入力端２１から
出力端３５に至る伝達関数｜Ｈ(f)｜は、 と表わされ、βが充分大であれば、ｆ＝foにおい
て最大利得、 が得られることがわかる。例えば、実際の数値例
としてＲL＝Ｚp＝Ｚs＝50Ω，rb＝30Ω，re＝2.5
Ω，ＲE＝100Ωとし、更にトランジスタのエミツ
タ接地電流増巾率βを、 と表わした時のβｏ（直流エミツタ接地電流増巾
率）、fT（利得帯域幅積）を各々βｏ＝100，fT
＝5GHzとする。この時、所望の通過帯域中心周
波数foを、fo＝500MHzとすれば、(3)式で与えら
れる伝達関数｜Ｈ(f)｜は、第３図の実線４０の如
く計算される。但し、第３図においてたて軸は、
利得（dB）を表わし横軸は周波数（ＭHz）を表
わす。第３図の４０に示す特性より明らかなよう
に通過帯域中心周波数が、ほぼ500MHzとなる帯
域通過増巾特性が得られる。尚、第３図の４０に
おいて通過帯域中心周波数が500MHzより若干低
い周波数に片寄つているのは、トランジスタの
fTが低いためであり、fTの高いトランジスタを
用いるか、あるいは分布定数線路の長さを前記の
1/4λ（fo）より若干短かくすれば、通過帯域中
心周波数を殆んど正確に所望の値に設定できる。
第１図に示す本発明による帯域通過形差動増巾
回路の第一の具体的実施例において帯域通過特性
のＱを変化させるには、エミツタ抵抗５の抵抗値
をＲEを変化させればよい。前記の数値例におい
てＲE＝50Ωとした時の伝達関数｜Ｈ(f)｜は、第
３図の破線４１の如く計算される。
回路の第一の具体的実施例において帯域通過特性
のＱを変化させるには、エミツタ抵抗５の抵抗値
をＲEを変化させればよい。前記の数値例におい
てＲE＝50Ωとした時の伝達関数｜Ｈ(f)｜は、第
３図の破線４１の如く計算される。
尚、第１図の入力端１とアースの間および入力
端２とアースの間にＲINなる入力整合用の抵抗が
挿入されたとすれば、入力端１より見た入力イン
ピーダンスＺINは、 ＺIN＝ＲＩＮ〔ｒｂ＋β（ｒｅ＋ＺＥ）〕／ＲＩＮ＋
ｒｂ＋β（ｒｅ＋ＺＥ） と表わされる。従つて、｜βＺE｜が、０〜∞と
変化しても｜ＺIN｜の変化は、ＲINrb／（ＲIN＋
rb）〜ＲINとなり、ＲINとrbが、ほぼ同程度の大
きさであれば、入力不整合減衰量の最悪値は約
10dB程度となる。また、出力インピーダンスは
分布定数線路の存在によつて、殆ど影響を受けな
い。
端２とアースの間にＲINなる入力整合用の抵抗が
挿入されたとすれば、入力端１より見た入力イン
ピーダンスＺINは、 ＺIN＝ＲＩＮ〔ｒｂ＋β（ｒｅ＋ＺＥ）〕／ＲＩＮ＋
ｒｂ＋β（ｒｅ＋ＺＥ） と表わされる。従つて、｜βＺE｜が、０〜∞と
変化しても｜ＺIN｜の変化は、ＲINrb／（ＲIN＋
rb）〜ＲINとなり、ＲINとrbが、ほぼ同程度の大
きさであれば、入力不整合減衰量の最悪値は約
10dB程度となる。また、出力インピーダンスは
分布定数線路の存在によつて、殆ど影響を受けな
い。
第１図に示す本発明による帯域通過形差動増巾
回路の第一の具体的実施例においては、上記の如
くエミツタ抵抗５の値により帯域通過特性のＱを
変える事ができる。しかし、この場合、通過帯域
における利得を変化させることができない。
回路の第一の具体的実施例においては、上記の如
くエミツタ抵抗５の値により帯域通過特性のＱを
変える事ができる。しかし、この場合、通過帯域
における利得を変化させることができない。
第４図は、帯域通過特性のＱおよび通過帯域で
の利得を各々変化させ得る本発明になる帯域通過
差動増巾回路の第二の具体的実施例を示す回路図
であり、５１，５２は入力端、５３は第一のトラ
ンジスタ、５４は第二のトランジスタ、５５は第
一のエミツタ抵抗、５６は第二のエミツタ抵抗、
５７は第三のエミツタ抵抗、５８，５９はエミツ
タバイアス抵抗、６０，６１は各々一端が開放さ
れる第一および第二の分布定数線路、６２，６３
はコレクタ抵抗、６４は正電圧の印加される電源
端子、６５は負電圧の印加される電源端子、６
６，６７は出力端である。
の利得を各々変化させ得る本発明になる帯域通過
差動増巾回路の第二の具体的実施例を示す回路図
であり、５１，５２は入力端、５３は第一のトラ
ンジスタ、５４は第二のトランジスタ、５５は第
一のエミツタ抵抗、５６は第二のエミツタ抵抗、
５７は第三のエミツタ抵抗、５８，５９はエミツ
タバイアス抵抗、６０，６１は各々一端が開放さ
れる第一および第二の分布定数線路、６２，６３
はコレクタ抵抗、６４は正電圧の印加される電源
端子、６５は負電圧の印加される電源端子、６
６，６７は出力端である。
第４図に示す本発明による帯域通過形差動増巾
回路の第二の具体的実施例においては、第一およ
び第三のエミツタ抵抗５５，５７の値によつて通
過帯域での利得を変える事ができ、第二のエミツ
タ抵抗５６の値によつて帯域通過特性のＱを変え
る事ができる。また、入力端５１および５２より
見たインピーダンスが非常に大きくなるため、例
えば入力端５１とアースとの間にインピーダンス
整合用抵抗ＲINを挿入すると、入力端５１での入
力インピーダンスは、ほぼＲINとなる。
回路の第二の具体的実施例においては、第一およ
び第三のエミツタ抵抗５５，５７の値によつて通
過帯域での利得を変える事ができ、第二のエミツ
タ抵抗５６の値によつて帯域通過特性のＱを変え
る事ができる。また、入力端５１および５２より
見たインピーダンスが非常に大きくなるため、例
えば入力端５１とアースとの間にインピーダンス
整合用抵抗ＲINを挿入すると、入力端５１での入
力インピーダンスは、ほぼＲINとなる。
また、第一、第二の実施例ではエミツタ電流源
として、それぞれエミツタ電源間の抵抗により得
ているが、抵抗５あるいは抵抗５６を２分割し
て、その中点から電流源に接続しても良いことは
いうまでもない。
として、それぞれエミツタ電源間の抵抗により得
ているが、抵抗５あるいは抵抗５６を２分割し
て、その中点から電流源に接続しても良いことは
いうまでもない。
以上、述べた如く本発明によれば、簡単な回路
構成にて高周波領域においても特性の調整が容易
で、且つ、入出力インピーダンス変化の少ない帯
域通過形差動増巾回路が得られ、その実用に供す
るところ極めて大である。
構成にて高周波領域においても特性の調整が容易
で、且つ、入出力インピーダンス変化の少ない帯
域通過形差動増巾回路が得られ、その実用に供す
るところ極めて大である。
第１図は、本発明になる帯域通過形差動増巾回
路の第一の具体的実施例を示す回路図であり、３
４は各々第一および第二のトランジスタ、５はエ
ミツタ抵抗、６，７は各々一端が開放された第一
および第二の分布定数線路、８，９はエミツタバ
イアス抵抗、１０，１１，１２はコレクタ抵抗で
ある。 第２図は、第１図に示す本発明による帯域通過
形差動増巾回路の入力端１から出力端１５に至る
交流等価回路であり、２３は第１図の３に対応す
るトランジスタ、２５はその抵抗値が第１図のエ
ミツタ抵抗の半分であるエミツタ抵抗、２６は第
１図の６に対応する分布定数線路、３０は第１図
の１０に対応するコレクタ抵抗である。 第３図は、第１図に示す本発明による帯域通過
形差動増巾回路の実際の数値による特性例を示す
グラフである。 第４図は、本発明による帯域通過形差動増巾回
路の第二の具体的実施例を示す回路図であり、５
３，５４は各々第一および第二のトランジスタ、
５５，５６，５７は各々第一、第二および第三の
エミツタ抵抗、６０，６１は各々一端が開放され
た第一および第二の分布定数線路である。
路の第一の具体的実施例を示す回路図であり、３
４は各々第一および第二のトランジスタ、５はエ
ミツタ抵抗、６，７は各々一端が開放された第一
および第二の分布定数線路、８，９はエミツタバ
イアス抵抗、１０，１１，１２はコレクタ抵抗で
ある。 第２図は、第１図に示す本発明による帯域通過
形差動増巾回路の入力端１から出力端１５に至る
交流等価回路であり、２３は第１図の３に対応す
るトランジスタ、２５はその抵抗値が第１図のエ
ミツタ抵抗の半分であるエミツタ抵抗、２６は第
１図の６に対応する分布定数線路、３０は第１図
の１０に対応するコレクタ抵抗である。 第３図は、第１図に示す本発明による帯域通過
形差動増巾回路の実際の数値による特性例を示す
グラフである。 第４図は、本発明による帯域通過形差動増巾回
路の第二の具体的実施例を示す回路図であり、５
３，５４は各々第一および第二のトランジスタ、
５５，５６，５７は各々第一、第二および第三の
エミツタ抵抗、６０，６１は各々一端が開放され
た第一および第二の分布定数線路である。
Claims (1)
- 【特許請求の範囲】 １ 一対の入力信号の一方が、ベースに印加され
る第一のトランジスタと該一対の入力信号の他方
がベースに印加される第二のトランジスタと該第
一のトランジスタのエミツタと該第二のトランジ
スタのエミツタとの間に接続されたエミツタ抵抗
と、一端が該第一のトランジスタのエミツタに接
続され、他端が開放された所定長の第一の分布定
数線路と、一端が該第二のトランジスタのエミツ
タに接続され、他端が開放され該第一の分布定数
線路と同一の長さを有する第二の分布定数線路と
を含むことを特徴とする帯域通過形差動増巾回
路。 ２ 一対の入力信号の一方が、ベースに印加され
る第一のトランジスタと、該一対の入力信号の他
方がベースに印加される第二のトランジスタと該
第一のトランジスタのエミツタと該第二のトラン
ジスタのエミツタの間に直列に接続された第一の
エミツタ抵抗、第二のエミツタ抵抗および第三の
エミツタ抵抗と、該第一のエミツタ抵抗と該第二
のエミツタ抵抗との接続点に一端が接続され他端
が開放された所定長の第一の分布定数線路と該第
二のエミツタ抵抗と該第三のエミツタ抵抗との接
続点に一端が接続され、他端が開放され該第一の
分布定数線路と同一の長さを有する第二の分布定
数線路とを含むことを特徴とする帯域通過形差動
増巾回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9404679A JPS5619213A (en) | 1979-07-24 | 1979-07-24 | Band pass type differential amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9404679A JPS5619213A (en) | 1979-07-24 | 1979-07-24 | Band pass type differential amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5619213A JPS5619213A (en) | 1981-02-23 |
| JPS6154287B2 true JPS6154287B2 (ja) | 1986-11-21 |
Family
ID=14099613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9404679A Granted JPS5619213A (en) | 1979-07-24 | 1979-07-24 | Band pass type differential amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5619213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174442A (ja) * | 2005-12-23 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | 差動増幅器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178611A (ja) * | 1982-04-12 | 1983-10-19 | Nippon Telegr & Teleph Corp <Ntt> | 同調増幅器 |
-
1979
- 1979-07-24 JP JP9404679A patent/JPS5619213A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174442A (ja) * | 2005-12-23 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | 差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5619213A (en) | 1981-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381487A (en) | Resonator coupled differential amplifier | |
| CN109560830B (zh) | 一种中心频率和群时延均可调的自匹配负群时延电路 | |
| JPS6154287B2 (ja) | ||
| US4365206A (en) | Differential amplifier | |
| US4423394A (en) | Multiple pole bandpass filter having monolithic crystal elements | |
| JPH05161032A (ja) | 広帯域ビデオ出力回路 | |
| US4475092A (en) | Absorptive resonant cavity filter | |
| US4087762A (en) | Cable equalization resonant amplifier circuit | |
| US3955150A (en) | Active-R filter | |
| US4268807A (en) | Band-pass filter and gain stage | |
| US4160276A (en) | Aperture correction circuit | |
| US3898577A (en) | Constant impedance amplifier | |
| US3193776A (en) | Negative resistance amplifier circuit including spurious oscillation suppression means | |
| JPS6319925Y2 (ja) | ||
| JPH0218592Y2 (ja) | ||
| JPS602662Y2 (ja) | 狭帯域増幅回路 | |
| JP2937653B2 (ja) | 周波数特性調整回路 | |
| JPH0535923B2 (ja) | ||
| JP2595558B2 (ja) | マイクロ波発振器 | |
| JPS6161575B2 (ja) | ||
| JPH021942Y2 (ja) | ||
| JPH0237725B2 (ja) | Kahengensuiki | |
| JPH0224259Y2 (ja) | ||
| JPH0746060A (ja) | 演算増幅器 | |
| JPS6330012A (ja) | 差動増幅回路 |