JPS6154705A - トランジスタ保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタ保護回路に係り、特に、例えば
、伝送路のレピータ装置などにおける、信号を伝送する
誘導素子が出力端に接続されている出力トランジスタを
外来サージから保護する回路に関す。

伝送路のレピータ装置などにおいては、雷放電など外来
サージに対する保護を施す必要があるが、この外来サー
ジにより破壊されるのは、主として前記出力トランジス
タであるので、該出力トランジスタが保護の対象になる
。

然も、該装置が小型になり且つ製造が簡便であるように
、該保護のための保護回路は、該出力トランジスタを含
む半導体装置の中に小スペースで組み込まれていること
が望ましい。

〔従来の技術〕

第４図、第５図は、それぞれ出力トランジスタを含む半
導体装置に組み込むことが可能な従来のトランジスタ保
護回路を示した構成図である。

第４図図示の保護回路は、特開昭５７−１７８４２４号
にて提案されたもので、モータや電磁リレーなどの負荷
Ｌ１を駆動する出力トランジスタ１が断になった際に、
負荷Ｌ１に発生する逆起電力により出力トランジスタ１
が破壊するのを保護する回路を、出力トランジスタ１を
含み集積化した半導体装置りに組み込むことを可能にし
たものである。

この保護回路は、エミッタが出力トランジスタ１の出力
端に、コレクタがアースＧＮＤに、ベースが電源Ｖｃｃ
に接続するＰＮＰ　トランジスタ２からなり、前記逆起
電力が発生した時のみトランジスタ２が導通状態になり
、出力トランジスタ１を保護している。

しかしながら、該導通状態は、出力トランジスタ１の出
力端の電圧が電源Ｖｃｃの電圧を僅かに越えた際に形成
されるので、出力端に接続された負荷が信号を伝送する
誘導素子であって、該出力端の電圧が電源Ｖｃｃ電圧の
二倍近゛くまで高くなりながら作動する出力トランジス
タ回路においては、この保護回路は該作動を歪ませる問
題がある。

第５図図示の保護回路は、特開昭５８−１３８１１０号
にて提案されたもので、負荷Ｌ２が信号を伝送する誘導
素子である前記出力トランジスタ回路に使用出来、然も
、半導体装置りに組み込むことが可能なものである。

この保護回路は、二つの保護回路からなり、第一は、出
力トランジスタ１の出力端とアースＧＮＤとの間に接続
されたダイオード３からなり、負の外来サージから出力
トランジスタ１を保護し、第二は、出力トランジスタ１
の出力端とアースＧＮＤとの間に接続された直列接続の
ツェナダイオード４とダイオード５とからなり、正の外
来サージから出力トランジスタ１を保護している。

第二の保護回路においては、ツェナダイオード４の動作
電圧を電源Ｖｃｃ電圧の二倍程度にすると共に、ダイオ
ード５により出力トランジスタ１から見た容量の増大を
抑えて、当該出力トランジスタ回路の作動の歪を抑えて
いる。

また、第一の保護回路であるダイオード３は、半導体装
置りにある出力トランジスタ１のコレクタと基板間に寄
生素子として形成されているが、第二の保護回路は、本
構成により半導体装置りに組み込み可能になったもので
ある。

しかしながら、第二の保護回路を半導体装置りに組み込
む場合には、形成されるツェナダイオードの動作電圧が
一般に５〜６ｖであるため、例えば電源Ｖｃｃ　′Ｒｉ
圧が５ｖの場合、ツェナダイオード４は二個構成にする
必要があり、またツェナダイオード４とダイオード５は
外来サージ吸収電流の全てを通す必要があり、半導体装
置りにけるスペースを小さくするのに制約がある。これ
に対し、半導体装置りの集積度を上げる要望から、該ス
ペースを小さくすることが望まれている。

〔発明が解決しようとする問題点〕

以上に述べたことから、本発明が解決しようとする問題
点は、出力トランジスタを正の外来サージから保護する
回路において、第５図図示の第二の保護回路のように機
能させながら、然も、該出力トランジスタを含み集積化
した半導体装置に組み込む際のスペースを小さくするこ
とを可能にすることである。

〔問題点を解決するための手段〕

上記問題点は、信号を伝送する誘導素子が出力端に接続
されている出力トランジスタの該出力端に接続され、該
出力端の該信号電圧を越えた異常電圧によりアースとの
間に導通制御されるように、トランジスタとツェナダイ
オードとを組み合わせた回路からなり、該異常電圧によ
る該出力トランジスタの破壊を防止する本発明のトラン
ジスタ保護回路によって解決される。

本発明によれば、前記トランジスタはＰＮＰ１ランジス
タからなり、エミッタが前記出力端に、コレクタがアー
スに、ベースが前記ツェナダイオ−ドを介してアースに
接続される回路■か、エミッ゛りが前記ツェナダイオー
ドを介して前記出力端に、コレクタがアースに、ベース
が電源に接続される回路■か、または、エミッタが前記
出力端に、コレクタがアースに、ベースが前記ツェナダ
イオードを介して電源に接続される回路■がよい。

〔作用〕

回路■の場合は前記ツェナダイオードの動作電圧を電源
電圧の二倍程度に、また、回路■および回路■の場合は
電源電圧と同程度にすることにより、当該出力トランジ
スタ出力端の電圧が電源電圧の二倍程度以上になった場
合にのみ前記ＰＮＰ　トランジスタが導通状態になり、
然も、当該出力トランジスタから見た容量増大は、該Ｐ
ＮＰ　トランジスタによって抑えられるので、本保護回
路は、何れの場合も第５図図示の第二の保護回路のよう
に機能する。

然も、回路■および回路■の場合のツェナダイオードは
、外来サージ吸収電流の一部しか流れないので前記第二
の保護回路の場合より、小さくすることが可能であり、
また、回路■および回路■の場合のツェナダイオードは
、動作電圧が低くともよく、前記半導体装置に組み込む
場合、前記第二の保護回路において二個構成であったの
を一個構成で済ますことが可能となり、上記回路何れの
場合も前記第二の保護回路より所要スペースを小さくす
ることが可能になる。

（実施例〕 以下本発明の実施例を図により説明する。全図を通じ同
一符号は同一対象物を示す。

第１図、第２図、第３図は、それぞれ本発明のトランジ
スタ保護回路の実施例を示した構成図である。これらの
図において、本発明のダイオード保護回路は、ＰＮＰ　
Ｉ−ランジスタロとツェナダイオード７．８または９と
を組み合わせた回路セ示した部分であり、図示ダイオー
ド３は、第５図図示のダイオード３　（第一の保護回路
）である。

第１図図示のトランジスタ保護回路は、前記回路■であ
り、ＰＮＰ　トランジスタロのエミッタが出力トランジ
スタ１の出力端に、コレクタがアースＧＮＤに、ベース
がツェナダイオード７を介してアースＧＮＤに接続され
てなっている。

正の外来サージにより、出力トランジスタ１の出力端電
圧が、ツェナダイオード７の動作電圧とＰＮＰ　トラン
ジスタロのエミッタ、ベースで形成するトランジスタの
動作電圧との和の電圧を越えた際に、ＰＮＰ　トランジ
スタ６が導通状態になり、ツェナダイオード７とＰＮＰ
　トランジスタロのコレクタとが該サージによる電流を
吸収して、出力トランジスタ１を保護するが、該電流の
大部分は該コレクタを通り、ツェナダイオード７の電流
はＰＮＰトランジスタ６のベース電流だけとなり極めて
少ない。

この際、ツェナダイオード７の動作電圧は、電源Ｖｃｃ
電圧の二倍程度にしてあり、然も、出力トランジスタ１
から見た容量増大は、ＰＮＰ　トランジスタロによって
抑えられるので、本保護回路は、第５図図示の第二の保
護回路のようにｔａ能する。

この保護回路を半導体装置りに組み込む場合、ツェナダ
イオード７は、第５図図示の第二の保護回路と同様に二
個構成になるが、電流僅少で小型にすることが可能とな
り、所要スペースは第５図　　　　　′図示の場合に比
較して、約１／２程度に小さくすることが可能になる。

第２図図示のトランジスタ保護回路は前記回路■であり
、ＰＮＰ　トランジスタ６のエミッタがツェナダイオー
ド８を介して出力トランジスタ１の出力端に、コレクタ
がアースＧＮＤに、ベースが電源Ｖｃｃに接続されてな
っている。

正の外来サージにより、出力トランジスタ１の出力端電
圧が、電源Ｖｃｃの電圧とツェナダイオード８の動作電
圧とＰＮＰ　トランジスタロのエミッタ、ベースで形成
するトランジスタの動作電圧との和の電圧を越えた際に
、ＰＮＰ　トランジスタロが導通状態になり、直列接続
のツェナダイオード８とＰＮＰトランジスタ６とが該サ
ージによる電流を吸収して、出力トランジスタ１を保護
する。

この際、ツェナダイオード８の動作電圧は、電源Ｖｃｃ
電圧と同程度にしてあり、然も、出力トランジスタ１か
ら見た容量増大は、ＰＮＰ　トランジスタロによって抑
えられるので、本保護回路は、第５図図示の第二の保護
回路のように機能する。

この保護回路を半導体装置りに組み込む場合、ツェナダ
イオード８は、第５図図示の第二の保護回路と異なり一
個構成になるので、所要スペースは第５図図示の場合よ
り小さくすることが可能になる。

第３図図示のトランジスタ保護回路は、前記回路■であ
り、ＰＮＰ　トランジスタロのエミッタが出力トランジ
スタ１の出力端に、コレクタがアースＧＮＤに、ベース
がツェナダイオード９を介して電源Ｖｃｃに接続されて
なっている。

正の外来サージにより、ＰＮＰ　トランジスタロが導通
状態になる出力トランジスタ１の出力端電圧は、第２図
図示の場合と同様であるが、主としてＰＮＰ　トランジ
スタロで該サージによる電流を吸収して出力トランジス
タ１を保護し、ツェナダイオード９の電流はＰＮＰ　ト
ランジスタロのベース電流だけとなり極めて少ない。

この際、ツェナダイオード９の動作電圧は、第２図図示
の場合と同様に、電源Ｖｃｃ電圧と同程度にしてあり、
然も、出力トランジスタ１から見た容量増大は、ＰＮＰ
　トランジスタロによって抑えられるので、本保護回路
は、第５図図示の第二の保護回路のように機能する。　
　・ この保護回路を半導体装置りに組み込む場合、ツェナダ
イオード９は、第２図図示と同様に一個構成でよく然も
ツェナダイオード８より小さくてよいので、所要スペー
スは第１図図示の場合より更に小さくすることが可能に
なる。

〔発明の効果〕

以上説明したように、本発明の構成により、第５図図示
の第二の保護回路のように機能させながら、然も、該出
力トランジスタを含み集積化した半導体装置に組み込む
際のスペースが小さいトランジスタ保護回路が提供出来
て、該半導体装置の集積度を上げることが可能になり、
例えばレピータ装置などを小型にし且つその製造を簡便
にすることを可能にさせる効果がある。

【図面の簡単な説明】

図面において、 第１図、第２図、第３図は、それぞれ本発明のトランジ
スタ保護回路の実施例を示した構成図、 第４図、第５図は、それぞれ従来のトランジスタ保護回
路を示した構成図である。 図中において、 １は出力トランジスタ、 ２．６はＰＮＰ　トランジスタ ３．５はダイオード、 ４．７．８．９はツェナダイオード、 Ｌｌ、Ｌ２は負荷、 Ｄは半導体装置、 ＧＮＤはアース、 Ｖｃｃは電源、 をそれぞれ示す。 第３図 ＣＣ

Claims (4)

【特許請求の範囲】
1. （１）信号を伝送する誘導素子が出力端に接続されてい
   る出力トランジスタの該出力端に接続され、該出力端の
   該信号電圧を越えた異常電圧によりアースとの間に導通
   制御されるように、トランジスタとツェナダイオードと
   を組み合わせた回路からなり、該異常電圧による該出力
   トランジスタの破壊を防止することを特徴とするトラン
   ジスタ保護回路。
2. （２）前記トランジスタはＰＮＰトランジスタからなり
   、エミッタが前記出力端に、コレクタがアースに、ベー
   スが前記ツェナダイオードを介してアースに接続される
   ことを特徴とする、特許請求の範囲第１項記載のトラン
   ジスタ保護回路。
3. （３）前記トランジスタはＰＮＰトランジスタからなり
   、エミッタが前記ツェナダイオードを介して前記出力端
   に、コレクタがアースに、ベースが電源に接続されるこ
   とを特徴とする、特許請求の範囲第１項記載のトランジ
   スタ保護回路。
4. （４）前記トランジスタはＰＮＰトランジスタからなり
   、エミッタが前記出力端に、コレクタがアースに、ベー
   スが前記ツェナダイオードを介して電源に接続されるこ
   とを特徴とする、特許請求の範囲第１項記載のトランジ
   スタ保護回路。