JPS6155136B2 - - Google Patents
Info
- Publication number
- JPS6155136B2 JPS6155136B2 JP54048678A JP4867879A JPS6155136B2 JP S6155136 B2 JPS6155136 B2 JP S6155136B2 JP 54048678 A JP54048678 A JP 54048678A JP 4867879 A JP4867879 A JP 4867879A JP S6155136 B2 JPS6155136 B2 JP S6155136B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- main body
- peripheral devices
- present
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明は、ストアードプログラム方式のシーケ
ンスコントローラに関し、特にその周辺機器を制
御するプログラムの格納方式に関する。
ンスコントローラに関し、特にその周辺機器を制
御するプログラムの格納方式に関する。
ストアードプログラム方式のシーケンスコント
ローラのメモリは、ユーザがシーケンス制御用プ
ログラムを書き込むユーザエリアと、CPU(中
央処理ユニツト)の制御用及び周辺機器制御用の
プログラムを記憶するシステムエリアとから構成
されている。そして、この周辺機器制御用のプロ
グラムは、例えば、キーボード用、CRT用、プ
リンタ用、カセツト用というように機器の種類ご
とにその内容が異るから、本体内にこれらをすべ
て内蔵するならばシステムエリアの占有ワード数
が膨大化し、常時使用することのないものの為の
プログラムまでも常備しておくことは大層不経済
であつた。しかもこのような方式においては、新
しい周辺機器が開発された場合に、システムエリ
アに対しその新しい周辺機器用のプログラムを書
き込むまではそれを接続使用することができな
い。
ローラのメモリは、ユーザがシーケンス制御用プ
ログラムを書き込むユーザエリアと、CPU(中
央処理ユニツト)の制御用及び周辺機器制御用の
プログラムを記憶するシステムエリアとから構成
されている。そして、この周辺機器制御用のプロ
グラムは、例えば、キーボード用、CRT用、プ
リンタ用、カセツト用というように機器の種類ご
とにその内容が異るから、本体内にこれらをすべ
て内蔵するならばシステムエリアの占有ワード数
が膨大化し、常時使用することのないものの為の
プログラムまでも常備しておくことは大層不経済
であつた。しかもこのような方式においては、新
しい周辺機器が開発された場合に、システムエリ
アに対しその新しい周辺機器用のプログラムを書
き込むまではそれを接続使用することができな
い。
また従来、シーケンスコントローラ本体にプロ
グラムローダを接続し、そのプログラムローダを
介して各種周辺機器を接続する方式があるがプロ
グラムローダが高価になる欠点がある。しかも、
同一種類の機器、例えばプリンタであつても、機
種が異なれば制御用プログラムの内容が異るもの
になる為、あらかじめ定められた特定の機器しか
接続使用できない不便さがあつた。
グラムローダを接続し、そのプログラムローダを
介して各種周辺機器を接続する方式があるがプロ
グラムローダが高価になる欠点がある。しかも、
同一種類の機器、例えばプリンタであつても、機
種が異なれば制御用プログラムの内容が異るもの
になる為、あらかじめ定められた特定の機器しか
接続使用できない不便さがあつた。
本発明は上記に鑑み、本体RAMのシステムエ
リアの容量を増大することなく、あらゆる種類あ
らゆる機種の周辺機器を自在に接続することがで
きる方式のプログラム装置を提供するものであ
る。
リアの容量を増大することなく、あらゆる種類あ
らゆる機種の周辺機器を自在に接続することがで
きる方式のプログラム装置を提供するものであ
る。
以下、本発明の実施例を図面に基づいて説明す
る。
る。
シーケンスコントローラ本体10のメモリ1
は、ユーザエリア2とシステムエリア3とから成
り、システムエリア3の中には、1個の周辺機器
のプログラムのうち最大のものを記憶しうる容量
をもつRAM4、及び周辺機器内のプログラム用
ROM(リード・オンリー・メモリ)から上記
RAM4への転送を指令制御する転送制御用プロ
グラム5が設けられている。
は、ユーザエリア2とシステムエリア3とから成
り、システムエリア3の中には、1個の周辺機器
のプログラムのうち最大のものを記憶しうる容量
をもつRAM4、及び周辺機器内のプログラム用
ROM(リード・オンリー・メモリ)から上記
RAM4への転送を指令制御する転送制御用プロ
グラム5が設けられている。
本発明に係る周辺機器6,6′,6″はそれぞれ
プログラム用ROM7,7′,7″を備えており、
そのROMには当該周辺機器の動作を制御するた
めの周辺機器制御用プログラムが書き込まれてい
る。
プログラム用ROM7,7′,7″を備えており、
そのROMには当該周辺機器の動作を制御するた
めの周辺機器制御用プログラムが書き込まれてい
る。
本発明に係るシーケンスコントローラ本体に周
辺機器6を接続使用するときは、第2図に示すよ
うに、本体10から周辺機器6へ指令信号及び出
力情報を導出する出力用データライン8と、周辺
機器6から本体10へプログラム用ROM7の情
報及び入力情報を導入する入力用データライン9
の2本のラインにより接続される。そして、本体
10からの指令信号により周辺機器のプログラム
用ROM7の情報が本体RAM4に転送され、この
プログラムに従つて周辺機器6の制御が行われ
る。
辺機器6を接続使用するときは、第2図に示すよ
うに、本体10から周辺機器6へ指令信号及び出
力情報を導出する出力用データライン8と、周辺
機器6から本体10へプログラム用ROM7の情
報及び入力情報を導入する入力用データライン9
の2本のラインにより接続される。そして、本体
10からの指令信号により周辺機器のプログラム
用ROM7の情報が本体RAM4に転送され、この
プログラムに従つて周辺機器6の制御が行われ
る。
本発明によれば、本発明のプログラム用ROM
を備えたすべての周辺機器が本発明のRAMを備
えたすべてのシーケンスコントローラに接続使用
することができ、例えば新しく開発された周辺機
器をも直ちに対応することができる。しかも、シ
ーケンスコントローラ本体のメモリ容量が可及的
に少なくなり無駄がなく経済的である。
を備えたすべての周辺機器が本発明のRAMを備
えたすべてのシーケンスコントローラに接続使用
することができ、例えば新しく開発された周辺機
器をも直ちに対応することができる。しかも、シ
ーケンスコントローラ本体のメモリ容量が可及的
に少なくなり無駄がなく経済的である。
第1図は本発明実施例を示すブロツク図、第2
図は本発明実施例の使用状態を示す図である。 4……プログラム用ROMの内容を転送記憶す
るRAM、5……転送制御用プログラム、6,
6′,6″……周辺機器、7,7′,7″……プログ
ラム用ROM、8……出力用データライン、9…
…入力用データライン、10……シーケンスコン
トローラ本体。
図は本発明実施例の使用状態を示す図である。 4……プログラム用ROMの内容を転送記憶す
るRAM、5……転送制御用プログラム、6,
6′,6″……周辺機器、7,7′,7″……プログ
ラム用ROM、8……出力用データライン、9…
…入力用データライン、10……シーケンスコン
トローラ本体。
Claims (1)
- 1 カセツトデツキ、デジタルプリンタ等の周辺
機器をシーケンスコントローラ本体に接続するこ
とができ、貯蔵されたプログラムに従つて上記周
辺機器の動作を制御するように構成された装置に
おいて、上記周辺機器に上記プログラムを記憶し
たメモリを設けると共に、上記シーケンスコント
ローラ本体に上記メモリから転送されたプログラ
ム内容を記憶しうるRAM(ランダム・アクセ
ス・メモリ)と、上記転送を指令するプログラム
とを設けたことを特徴とするシーケンスコントロ
ーラの入出力制御プログラム装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4867879A JPS55140927A (en) | 1979-04-19 | 1979-04-19 | Input/output control program device for sequence controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4867879A JPS55140927A (en) | 1979-04-19 | 1979-04-19 | Input/output control program device for sequence controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55140927A JPS55140927A (en) | 1980-11-04 |
| JPS6155136B2 true JPS6155136B2 (ja) | 1986-11-26 |
Family
ID=12809968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4867879A Granted JPS55140927A (en) | 1979-04-19 | 1979-04-19 | Input/output control program device for sequence controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55140927A (ja) |
-
1979
- 1979-04-19 JP JP4867879A patent/JPS55140927A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55140927A (en) | 1980-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155136B2 (ja) | ||
| JPH0115098B2 (ja) | ||
| JPH01204768A (ja) | プリンタ装置 | |
| JPS6361682B2 (ja) | ||
| JP2808761B2 (ja) | データ処理システムのコマンド制御方式 | |
| JPS5665257A (en) | Data transfer system between external memory devices | |
| JPH0459635B2 (ja) | ||
| JPS6329301B2 (ja) | ||
| JPS6254355A (ja) | デ−タ転送量指示制御方式 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| JPH06214939A (ja) | Dmaコントローラ | |
| JPS57117054A (en) | Data transfer controller of memory | |
| JPS59148918A (ja) | プログラムロ−ド方式 | |
| JPS58144270A (ja) | 記憶装置システム | |
| JPH01310428A (ja) | ファイルサブシステム | |
| JPS59157758A (ja) | 磁気記憶装置の共通制御方式 | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPH01166240A (ja) | プログラムロード制御方式 | |
| JPS58144271A (ja) | 記憶装置システム | |
| JPS63155241A (ja) | アドレス空間制御方式 | |
| JPH04309147A (ja) | 情報処理装置 | |
| JPS62286140A (ja) | 代替メモリ領域の制御装置 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なdmaコントローラ | |
| JPH0187403U (ja) |