JPS615529A - Insulated semiconductor device - Google Patents
Insulated semiconductor deviceInfo
- Publication number
- JPS615529A JPS615529A JP59125163A JP12516384A JPS615529A JP S615529 A JPS615529 A JP S615529A JP 59125163 A JP59125163 A JP 59125163A JP 12516384 A JP12516384 A JP 12516384A JP S615529 A JPS615529 A JP S615529A
- Authority
- JP
- Japan
- Prior art keywords
- package
- resin
- header
- mounting
- screw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は実験時絶縁処置を施すことなく直接実装できる
絶縁型半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an insulated semiconductor device that can be directly mounted without performing insulation treatment during experiments.
従来、半導体装置のパッケージング技術として、量産性
に優れたトランスファレジンモールド(モールド)技術
が多用されている。また、レジンパッケージ型の半導体
装置の一つとして、電子材料。BACKGROUND ART Conventionally, transfer resin molding (molding) technology, which has excellent mass productivity, has been widely used as a packaging technology for semiconductor devices. Electronic materials are also used as a type of resin packaged semiconductor device.
1981年、11月号、42〜46頁における横浜等に
よる″パワートランジスタ用封止樹脂″と題する文献に
おいて論じられるように、絶縁型半導体装置が知られて
いる。この絶縁型半導体装置は、従来のこの種(TO2
20型)の半導体装置における実装作業の煩わしさを軽
減するべく開発されたものであって、実装時、ヘッダに
設けられた取付孔に絶縁管を挿入する手間暇を削減する
ために取付孔の内周面をレジンで被うとともに、ヘッダ
の裏面にマイカ等の絶縁板を介在させて取付板に半導体
装置を固定する手間暇を削減するために、ヘッダの裏面
をレジンで被った構造となっている。また、この絶縁型
半導体装置におけるヘッダ裏面側のレジン厚みは、所望
絶縁破壊電圧を維持することを限度として放熱性を良好
とするために、できる限り薄いことが望ましく、前記文
献にも記載されているように、その厚みはたとえば、0
.35′〜0.45m程度となっている。さらに。Insulated semiconductor devices are known, as discussed in the article entitled "Encapsulation Resin for Power Transistors" by Yokohama et al., November 1981, pages 42-46. This insulated semiconductor device is similar to the conventional one (TO2
This was developed to reduce the hassle of mounting work on 20-inch) semiconductor devices. In addition to covering the inner circumferential surface with resin, the back of the header is covered with resin in order to reduce the time and effort of fixing the semiconductor device to the mounting plate by interposing an insulating plate such as mica on the back of the header. ing. In addition, the resin thickness on the back side of the header in this insulated semiconductor device is desirably as thin as possible in order to improve heat dissipation while maintaining the desired dielectric breakdown voltage. For example, its thickness is 0
.. It is about 35' to 0.45m. moreover.
この絶縁型半導体装置、は、ヘッダとレジンとの界面を
伝わって侵入する酸化性物質(水分、酸素等のガ幻の侵
入を阻止さ竺るために・出来得る限りのヘッダ部分をレ
ジンモ被った構造となっている。This insulated semiconductor device is designed to cover as much of the header as possible with the resin to prevent the intrusion of oxidizing substances (moisture, oxygen, etc.) that invade through the interface between the header and the resin. It has a structure.
一方、本出願人も同様な絶縁型半導体装置を開発してい
るが、この場合、第1図に示すように、絶縁型半導体装
置はその製造において、、ヘッダ1の主面および裏面側
におけるレジンの充填速度が同等になるようにして良好
なパッケー゛ジが行われるようにするため、ヘッダ1の
主面側のパッケージ2のレジン厚さは、チップ3を被う
パッケージ部分は厚く(たとえば、2m程度)、ネジ挿
入孔4を有する部分のパッケージの厚さは薄< (0,
6閣前後)形成される。なお、図中−5はリードである
。On the other hand, the present applicant has also developed a similar insulated semiconductor device, but in this case, as shown in FIG. In order to make good packaging by equalizing the filling speed of the chips, the resin thickness of the package 2 on the main surface side of the header 1 is made thicker in the part of the package that covers the chip 3 (for example, 2 m), and the thickness of the package at the part with the screw insertion hole 4 is thin < (0,
(around 6th cabinet) was formed. Note that -5 in the figure is a lead.
しかし、ネジ6を挿入するネジ挿入孔4を構成する部分
のレジンの厚さが薄いことは、絶縁型半導体装置を取付
板7にネジ6およびナツト8を用いて実装する際゛、必
要以上の大きな力でネジ6を締め付けたりすると、薄い
レジン部分は押し潰されてクラック等が発生したり、部
分的に剥離したすして耐湿性が低下することが本発明者
によりあきらかとされた。このため、絶縁型半導体装置
の実装時には加減をしてネジ締めをしなければならない
等の注意が必要となる。However, the thinness of the resin in the portion that constitutes the screw insertion hole 4 into which the screw 6 is inserted makes it difficult to mount an insulated semiconductor device on the mounting plate 7 using the screw 6 and nut 8. The inventor has found that when the screws 6 are tightened with a large force, the thin resin portions are crushed and cracks occur, and the resin parts are partially peeled off, resulting in a decrease in moisture resistance. Therefore, when mounting an insulated semiconductor device, care must be taken, such as adjusting screw tightening.
そこで、本出願人は第2図に示すように、実装時のネジ
6の締め付けによってレジンが損傷を起こさないように
するために、ネジ挿入孔4が設けられるパッケージ2部
分のレジンの厚さを厚くした構造の絶縁型半導体装置を
開発している。なお、同図に示されるパッケージにおい
て、レジンモールド時のヘッダ1の裏面側と主面側とに
おける注入レジンの流速が同一となるように、ヘッダ1
の主面側には絞り部分が設けられるため、モールド
φ後には、パッケージ2の上部には溝9が
生じる。 1前記ネジ゛挿入孔4はネジ
取付は側パッケージ部分10の略中夫に設けられている
。また、このネジ取付は側パッケージ部分10には、モ
ールド時、ヘッダlがモールド型のキャビティの底から
浮くようにさせるためにモールド型に配置された支持突
子のために、モールド後はパッケージ2に孔11が存在
してしまう。Therefore, as shown in FIG. 2, the applicant has decided to reduce the thickness of the resin in the part of the package 2 where the screw insertion hole 4 is provided, in order to prevent the resin from being damaged by tightening the screw 6 during mounting. We are developing an insulated semiconductor device with a thicker structure. In addition, in the package shown in the same figure, the header 1 is adjusted so that the flow rate of the injected resin on the back surface side and the main surface side of the header 1 during resin molding is the same.
Since a drawing part is provided on the main surface side of the mold,
After φ, a groove 9 is formed in the upper part of the package 2. 1. The screw insertion hole 4 is provided approximately at the center of the side package portion 10 for screw attachment. In addition, this screw attachment is carried out on the side package part 10 because of the support protrusion placed in the mold to make the header l float above the bottom of the cavity of the mold during molding. The hole 11 is present in the hole 11.
しかし、このような絶縁型半導体装置は、実装時に用い
られる取付板の平坦度が悪いような場合。However, when such an insulated semiconductor device is used, the flatness of the mounting plate used during mounting is poor.
kmm溝部部分対応するヘッダ1の主面側のレジνの厚
さが、たとえば、0.5〜o、emm度と薄いため、ネ
ジ6の締め付けによって、溝9に対応するヘッダ1の主
面側のレジンにクラックが入ったりすることが考えられ
、実装の信頼性が低くなるということが本発明者によっ
て明らかにされた。Since the thickness of the register ν on the main surface side of the header 1 corresponding to the km groove portion is thin, for example, 0.5 to 0.0 mm, by tightening the screw 6, the thickness of the registration ν on the main surface side of the header 1 corresponding to the groove 9 is thin. The inventor has clarified that the resin may crack, and the reliability of the mounting will be lowered.
本発明の目的は実装の信頼性が高い絶縁型半導体装置を
提供する□ことにある。An object of the present invention is to provide an insulated semiconductor device with high mounting reliability.
本発明の前記外らθにそのほかの目的と新規な特徴は1
本明細書の記述および添付図面からあきらかになるであ
ろう。In addition to the above-mentioned θ, other objects and novel features of the present invention are 1
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明の絶縁型半導体装置は、ネジ挿入孔が
設けられたネジ取付は側パッケージ部分はチップを被う
パッケージ部分と同様にレジンの厚さが厚く設けられ、
ネジの締め付は時のレジンの押し潰し破損が防止できる
とともに、チップを被うパッケージ部分とネジ取付は側
パッケージ部分との間に延在する薄いレジン部分の両端
は機械的強度向上のために、部分的に厚くしてリブが設
けられていることから、実装時のネジの締め付けによる
曲げ応力に対する薄い部分の破壊が起き難くなり、実装
の信頼性向上が達成できる。That is, in the insulated semiconductor device of the present invention, the screw mounting side package portion provided with the screw insertion hole has a thick resin, similar to the package portion covering the chip;
The screws are tightened to prevent the resin from being crushed and damaged, and the ends of the thin resin part that extends between the package part that covers the chip and the side package part are tightened to improve mechanical strength. Since the ribs are partially thickened, the thin portions are less likely to break due to the bending stress caused by tightening the screws during mounting, and the reliability of mounting can be improved.
第3図は本発明の一実施例による絶縁型半導体装置の斜
視図、第4図は同じく絶縁型半導体装置製造状態を示す
斜視図、第25図は第4図の■−■線における部分的な
断面図、第6図は第4図の■−Vl線における部分的な
断面図である。FIG. 3 is a perspective view of an insulated semiconductor device according to an embodiment of the present invention, FIG. 4 is a perspective view showing the manufacturing state of the insulated semiconductor device, and FIG. 25 is a partial view taken along the line ■-■ in FIG. FIG. 6 is a partial sectional view taken along the line -Vl in FIG. 4.
本実施例の絶縁型半導体装置(絶縁型パワートランジス
タ)は、第3図に示されるように、レジンからなるパッ
ケージ2と、このパッケージ2の一端面から突出する3
本のり−ド5と、からなっている。前記パッケージ2は
その中間に両端が有限の溝9が設けられている。この溝
9はパッケージ2の幅員方向に沿って設けられ、後述す
るように、チップ取付け(チップ固定)領域とネジ挿入
孔が設けられた領域とを区分けするような位置に設けら
れている。また、前記溝9の両端部分はチップ取付は領
域と同様に厚く形成され、補強部材としてのリブ12を
構成している。また、ネジ取付は側パッケージ部分10
の略中夫には、ネジ挿入孔4が設けられている。また、
このネジ取付は側パッケージ部分10にはモールド時に
生じてしまう孔11が存在している。この孔11はモー
ルド時にヘッダ1を支持する突子がモールド後に取り除
かれることによって生じることから、ヘッダ1の主面お
よび裏面側にそれぞれ発生する。実施例ではパッケージ
2の主面および裏面にそれぞれ二つ宛存在している。As shown in FIG. 3, the insulated semiconductor device (insulated power transistor) of this embodiment includes a package 2 made of resin, and a 3.
It consists of book board 5 and. The package 2 is provided with a groove 9 having finite ends at both ends. This groove 9 is provided along the width direction of the package 2, and is provided at a position that separates a chip attachment (chip fixing) area from an area where a screw insertion hole is provided, as will be described later. Further, both end portions of the groove 9 are formed to be thick like the chip mounting area, and constitute ribs 12 as reinforcing members. In addition, the screw installation is on the side package part 10.
A screw insertion hole 4 is provided approximately at the center of the shaft. Also,
For this screw attachment, there is a hole 11 in the side package part 10 that is created during molding. The holes 11 are formed when the protrusions supporting the header 1 during molding are removed after molding, and therefore are formed on the main surface and the back surface of the header 1, respectively. In the embodiment, there are two on each of the main surface and the back surface of the package 2.
つぎに、第4図〜第6図を参照しながら、このトランジ
スタの製造方法について説明し、さらに、トランジスタ
の細部について説明する。Next, a method for manufacturing this transistor will be described with reference to FIGS. 4 to 6, and further details of the transistor will be described.
このトランジスタの組立にあっては、第4図で示すよう
なリードフレーム13が用いられる。このり一ドフレー
ム13は放熱性の優れた金属板、たとえば、鉄−ニッケ
ル系合金、銅系合金等の0.1〜0.25mn程度の厚
さの酵い金属板をエツチングあるいはプレス等によって
所望パターンに形成するとともに、プレス成型すること
によって得られる。すなわち、リードフレーム13は細
い枠部14と、この枠部14の一側から平行に延在する
3本のリード5を有している。3本のリード5は前記枠
部14と平行に延在する細いダム15によって連結され
ている。このダム片15はり一ドフレーム13の取扱時
には補強部材の役′割を果 1゜たし、レジ
ンモールド時には注入されたレジンの流出を防ぐダムの
役割を果たす。両側のり−ド5の先端部分は両側に僅か
に張り出して幅広となり、ワイヤ接続部16を構成して
いる。ワイヤ接続部16の張り出しはパッケージ2のレ
ジン部分に張り出し部分が喰い込んでパッケージ2から
リード5が抜けないようにするためである。In assembling this transistor, a lead frame 13 as shown in FIG. 4 is used. This bonded frame 13 is made by etching or pressing a metal plate with excellent heat dissipation properties, such as iron-nickel alloy, copper alloy, etc., with a thickness of about 0.1 to 0.25 mm. It is obtained by forming into a desired pattern and press molding. That is, the lead frame 13 has a thin frame part 14 and three leads 5 extending in parallel from one side of the frame part 14. The three leads 5 are connected by a thin dam 15 extending parallel to the frame portion 14. This dam piece 15 serves as a reinforcing member when the frame 13 is handled, and serves as a dam to prevent the injected resin from flowing out during resin molding. The tip portions of both side glueds 5 slightly protrude on both sides and are wide, forming wire connection portions 16. The purpose of the overhang of the wire connection portion 16 is to prevent the overhang from biting into the resin portion of the package 2 and to prevent the leads 5 from coming off from the package 2.
一方、中央のり−ド5は下方に一段折れ曲がり、幅広の
へラダ1に連結されている。このヘッダ1のリード5と
の連結側はチップ(半導体素子)3を固定するチップ取
付領域17どなっている。また、ヘッダ1の他端部分は
その両端から細いアーム18を有している。このアーム
18は途中から階段状に一段高く延在し、モールド時の
へラダ1のモールド高さを規定する高さ規定片19とな
っている。なお、一対のアーム18間の空間部分にはネ
ジ挿入孔形成用空間20となっている。On the other hand, the center ladder 5 is bent downward one step and connected to the wide ladder 1. The side of the header 1 connected to the leads 5 is a chip mounting area 17 for fixing the chip (semiconductor element) 3. Further, the other end portion of the header 1 has thin arms 18 from both ends thereof. This arm 18 extends one step higher from the middle in a step-like manner, and serves as a height regulating piece 19 that defines the mold height of the spatula 1 during molding. Note that the space between the pair of arms 18 is a space 20 for forming a screw insertion hole.
このようなリードフレーム13を用いてトランジスタを
組み立てる場合には、第4図に示すように、リードフレ
ーム13のチップ取付領域(チップ固定領域)17にチ
ップ3が最初に固定される。When assembling a transistor using such a lead frame 13, the chip 3 is first fixed in a chip mounting area (chip fixing area) 17 of the lead frame 13, as shown in FIG.
つぎに、チップ3の電極と各リード5とはワイヤ21で
接続される。その後、このリードフレーム13は、第5
図および第6図に示されるように、モールド型22の上
型23と下型24との間に挟持される。上型23と下型
24とによって形成されるキャビティ25内には、リー
ドフレーム13のダム片15よりも先端となる部分、す
なわち、ヘッダ1.ワイヤ接続部16等が納まる。そし
て、ヘッダ1端に位置するゲート26から溶けたレジン
27がキャビティ25内に圧入される。この際、レジン
27はヘッダ1の裏面側にも確実に注入する必要がある
ことから、ヘッダ1から延在する高さ規定片19は上型
23および下型24から突出する支持突子28.’29
によって支持される。キャビティ25の底面とへラダ1
の裏面との間隔は、製造された絶縁型トランジスタが所
望の耐絶縁破壊電圧を維持できるように、たとえば、0
.4mとなって″いる。また、一対のアーム18間のキ
ャビティ25部分には円柱体30が位置している。Next, the electrodes of the chip 3 and each lead 5 are connected with wires 21. After that, this lead frame 13
As shown in the figure and FIG. 6, the mold 22 is held between the upper mold 23 and the lower mold 24. Inside the cavity 25 formed by the upper die 23 and the lower die 24, there is a portion of the lead frame 13 that is distal to the dam piece 15, that is, a header 1. The wire connection portion 16 and the like are accommodated therein. Then, melted resin 27 is press-fitted into the cavity 25 through the gate 26 located at the end of the header 1. At this time, since it is necessary to reliably inject the resin 27 also into the back side of the header 1, the height regulating piece 19 extending from the header 1 is connected to the support protrusion 28 which protrudes from the upper mold 23 and the lower mold 24. '29
Supported by Bottom of cavity 25 and spatula 1
For example, the distance between the back surface of the
.. In addition, a cylindrical body 30 is located in the cavity 25 between the pair of arms 18.
この円柱体30はモールド型22の上型23あるいは下
型24の一方あるいは両方に分けて設けられている(こ
の実施例では円柱体30は上型23に設けられている。This cylindrical body 30 is provided separately in one or both of the upper mold 23 and the lower mold 24 of the mold die 22 (in this embodiment, the cylindrical body 30 is provided in the upper mold 23).
、)。この円柱体30が位置する部分はモールド後には
、ネジ挿入孔4となる。,). The portion where this cylindrical body 30 is located becomes the screw insertion hole 4 after molding.
したがって、モールド時、前記ネジ挿入孔4の内周には
耐絶縁破壊層が形成されるように、この円柱体30はへ
ラダ1の何れの部分にも接触しないようになっている。Therefore, during molding, the cylindrical body 30 does not come into contact with any part of the spatula 1 so that a dielectric breakdown resistant layer is formed on the inner periphery of the screw insertion hole 4.
また、その離反距離はへラダlの裏面に形成されるレジ
ン27の厚さと同一あるいはそれ以上厚くなっている。Further, the separation distance is equal to or thicker than the thickness of the resin 27 formed on the back surface of the spatula l.
一方、この実施例では、第6図に示すように、前記へラ
ダ1の主面側中央に対応するキャビティ25部分にレジ
ン27の流れ抵抗が大きくなるような絞り部31が設け
られている。この絞り部31は上型23に突出形成され
た板状のオリフィス板32Φ先端(下端)とへラダlの
主面とによって形成されている。また、第5図に示すよ
うに。On the other hand, in this embodiment, as shown in FIG. 6, a constriction part 31 is provided in a portion of the cavity 25 corresponding to the center of the main surface side of the ladder 1 so as to increase flow resistance of the resin 27. The constricted portion 31 is formed by the tip (lower end) of a plate-shaped orifice plate 32Φ protruding from the upper mold 23 and the main surface of the ladder l. Also, as shown in FIG.
このオリフィス板32はキャビティ25の両側部分には
、たとえば、数−の幅に渡って設けられていない。この
オリフィス板32が設けられていない部分はレジン27
が注入され、リブ12を構成するようになる。前記絞り
部31の開口高さは。This orifice plate 32 is not provided on both sides of the cavity 25, for example, over several widths. The part where this orifice plate 32 is not provided is made of resin 27.
is injected to form the ribs 12. What is the opening height of the aperture section 31?
ヘッダlの裏面側の空間に比較してヘッダlの主面側の
空間が遥かに大きいことから、ヘッダ1の主面側には大
量にレジン27を流し込む必要かあるため、ヘッダ1の
裏面における空間の高さく厚さ)、の0.4mmよりも
大きくなるが、ヘッダ1の裏面“側にレジン27が充満
しないうちに、ヘッダ■の主面側に流れ込んだレジン2
7がヘッダ1の裏面側に流れ込むことのないよう、絞り
部31で流入するレジン27の流れを規定する必要があ
る。Since the space on the main surface side of the header l is much larger than the space on the back side of the header l, it is necessary to pour a large amount of resin 27 into the main surface side of the header 1. The height and thickness of the space is larger than 0.4 mm, but before the resin 27 has filled the back side of the header 1, the resin 2 has flowed into the main surface side of the header ■.
It is necessary to regulate the flow of the resin 27 flowing into the constriction portion 31 so that the resin 27 does not flow into the back side of the header 1.
したがって、このモールド型22によれば、ヘッダ1の
裏面側全域にレジン27が流れ込んだ時点では、ヘッダ
1の主面側には引き続いてレジン27が流入し続ける状
態にある。この結果、絶縁破壊が生じては困るヘッダ1
の裏面側のレジン部分には、レジン27が流れ合って来
て相互に衝突して接触してできるレジン27の流れの突
き当だり部分が存在しなくなる。このレジンの流れの突
き当たり部分は、微視的にはその衝突界面は隙間
對が存在するため、耐絶縁性の信頼性は低%
Nことが本発明によって明らかとされてbする。Therefore, according to this mold 22, when the resin 27 has flowed into the entire back surface side of the header 1, the resin 27 continues to flow into the main surface side of the header 1. As a result, the header 1, which should not cause dielectric breakdown,
In the resin portion on the back surface side, there is no abutting portion of the flow of the resin 27, which is formed when the resin 27 flows and collides with each other and comes into contact with each other. Microscopically, the collision interface at the end of this flow of resin is a gap.
The reliability of insulation resistance is low due to the presence of
It has been made clear by the present invention that N.
つぎに、モールドが終了した後巻よ、1ノードフレーム
13の不用となる部分、すなわち1、ダム片15、′枠
部14は切断除去され、第3図し;示されるようなトラ
ンジスタが製造される。Next, after the molding is completed, the unnecessary parts of the 1-node frame 13, namely 1, the dam piece 15, and the frame part 14, are cut and removed, and a transistor as shown in FIG. 3 is manufactured. Ru.
第7図は、本発明の他の実施例の斜視図を示す。FIG. 7 shows a perspective view of another embodiment of the invention.
同図において特徴的なこと番よ、リブ12の高さ力蒐溝
9の底面とパッケージ2上面との関しこなってb)ると
いうことである、これにより前記実施例同様の効果、す
なわち、レジンクラック&こ強くさらし;高信頼性のト
ランジスタが提供できる。さらしこ注目すべきは、リブ
12の高さの調s1こよって、キャビティ25内のチッ
プ取付領域17上番こ充填されるレジン27の充填速度
の調節を行なって%Nるにれによってさらに信頼性の高
IA製品力1得られる。The characteristic feature in the figure is that the height of the rib 12 is connected to the bottom surface of the groove 9 and the top surface of the package 2 b).This results in the same effect as in the previous embodiment, that is, Resin cracks & strong exposure; Highly reliable transistors can be provided. It should be noted that by adjusting the height of the rib 12, the filling speed of the resin 27 that is filled into the upper part of the chip mounting area 17 in the cavity 25 can be adjusted to further improve reliability. You can obtain a high IA product power of 1.
また、以上で説明した実施例しこおり)で、1ノブ12
の形状は、立方体又は直方体で構成されてbするが、そ
れには限定されず、台形状円弧状であってもよい。In addition, in the embodiment described above, 1 knob 12
The shape of b is a cube or a rectangular parallelepiped, but is not limited thereto, and may be a trapezoidal arc shape.
(効果)
1、本発明の絶縁型のパワートランジスタはネジ挿入孔
4が設けられたバラ阿−ジ部分のレジンの厚さは、21
程度と厚いこと力鴫、パワートランジスタの実装時、ネ
ジ6を強く締め付けても、レジン部分は締付力によって
押し潰されて、クラックが今生したりあるいはレジンが
剥離したりすることがなく、実装の信頼性が高くなると
いう効果が得られる。(Effects) 1. In the insulated power transistor of the present invention, the thickness of the resin at the rosette portion where the screw insertion hole 4 is provided is 21 mm.
When mounting a power transistor, even if the screw 6 is tightened strongly, the resin part will not be crushed by the tightening force and the resin will not crack or peel off, making it easy to mount the power transistor. This has the effect of increasing reliability.
2、上記1から、本発明のパワートランジスタはその実
装時、ネジの締付にそれほど注意を払わなくとも良くな
ることから、実装作業の作業性の向上が図れるという効
果が得られる。2. From 1 above, when mounting the power transistor of the present invention, it is not necessary to pay much attention to tightening the screws, so that the effect of improving the workability of the mounting work can be obtained.
3、本発明のパワートランジスタはモールド型の構造に
よって、絶縁破壊が生じては困るヘッダlの裏面側のレ
ジン部分には、レジン27が流れ合って来て相互に衝突
して接触してできるし、ジン27の流れの突き当たり部
分が存在しなく超るため、耐絶縁破壊電圧を常に高く維
持でき、耐絶縁性の信頼性が高くなるという効果が得ら
れる。3. Due to the molded structure of the power transistor of the present invention, the resin 27 flows into the resin portion on the back side of the header l, where it is difficult to cause dielectric breakdown, and the resin 27 flows into each other and collides with each other, causing contact. Since there is no abutting part of the flow of the gin 27, the dielectric breakdown voltage can always be kept high, and the reliability of the dielectric strength can be improved.
4、上記3から、本発明のパワートランジスタはヘッダ
1の裏面のレジン部分に極めて小さな隙間等も存在しな
いことから、耐湿性も高くなるという効果が得られる。4. From 3 above, the power transistor of the present invention has no extremely small gap or the like in the resin portion on the back surface of the header 1, and therefore has the effect of increasing moisture resistance.
5、本発明のトランジスタはその製造において必然的に
生じてしまう溝9はパッケージ2の中央の両側部分に進
達していない。したがって、溝9の両端の肉厚の厚いレ
ジン部分、すなわち、リブ12部分は機械的補強部材と
して作用するため。5. In the transistor of the present invention, the groove 9, which is inevitably generated during its manufacture, does not extend to both sides of the center of the package 2. Therefore, the thick resin portions at both ends of the groove 9, that is, the rib 12 portions act as mechanical reinforcing members.
溝9が位置するレジン部分の強度が向上し、トランジス
タの実装時のネジ6の締め付けによっても薄いレジン部
分が損傷するようなことはなくなり、実装の信頼性が高
くなるという効果が得られる。The strength of the resin portion where the groove 9 is located is improved, the thin resin portion is not damaged even when the screw 6 is tightened during transistor mounting, and the reliability of the mounting is increased.
たとえば、パッケージ2の下面の両側部分にり−ド5と
平行にそれぞれ100μmの直径のピアノ線を置き、ネ
ジ6を10kg−anの締め付はトルクで締め付けても
前記溝9に沿うパッケージ2部分にクラックは発生しな
いことが実験により確められた(従来の製品の場合には
、50μmの直径のピアノ線を用いた締め付は試験で溝
9に沿うパッケージ2部分にクラックが発生した。)。For example, if a piano wire with a diameter of 100 μm is placed on both sides of the lower surface of the package 2 in parallel with the lead 5, and the screw 6 is tightened with a torque of 10 kg-an, the part of the package 2 along the groove 9 is It has been confirmed through experiments that no cracks occur in the package (in the case of conventional products, cracks occurred in the 2 parts of the package along the groove 9 when tightening using piano wire with a diameter of 50 μm). .
6、上記1〜5により、本発明によれば、耐湿性。6. According to the present invention according to 1 to 5 above, moisture resistance.
耐絶縁性が優れかつ実装の信頼性が高いパワートランジ
スタを提供することができるという相乗効果が得られる
。A synergistic effect can be obtained in that a power transistor with excellent insulation resistance and high mounting reliability can be provided.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、前記高さ規定
片がモールド後にパッケージの表′面部分で切断される
構造の絶縁型半導体装置等においても、本発明は前記実
装と同様に適用でき同様な効果が得られる。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the present invention can be applied in the same manner as the mounting described above to an insulated semiconductor device having a structure in which the height regulating piece is cut at the surface portion of the package after molding, and similar effects can be obtained.
以上の説明では主として本発明者によってなさ九だ発明
をその背景となった利用分野である絶縁型半導体装置の
技術に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、前記同様の構造をした集
積回路装置の製造技 ”1術などに適用で
きる。The above explanation has mainly been about the case where the invention made by the present inventor is applied to the technology of insulated semiconductor devices, which is the background field of application, but the present invention is not limited thereto. It can be applied to manufacturing techniques for integrated circuit devices with a structure such as ``1''.
第1図は従来の絶縁型半導体装置の概要を示す断面図、
第2図は本出願人の開発による絶縁型半導体装置の斜視
図。
第3図は本発明の一実施例による絶縁型半導体装置の斜
視図、
第4図は同じく絶縁型半導体装置の製造状態を示す斜視
図、
第5図は第4図の■−■線における部分的な断面図。
第6図は第4図のVl−Vl線における部分的な断面図
、
第7図は本発明の他の一実施例による絶縁型半導体装置
の斜視図である。
1・・・ヘッダ、2・・・パッケージ、3・・・チップ
、4・・・ネジ挿入孔、5・・・リード、6・・・ネジ
、7・・・取付板、8・・・ナツト、9・・・溝、10
・・・ネジ取付は側パッケージ部分、11・・・孔、1
2・・・リブ513・・・リードフレーム、14・・・
枠部、15・・・ダム片、16・・・ワイヤ接続部、1
7・・・チップ取付領域、18・・・アーム、19・・
・高さ規定片、20・・・ネジ挿入孔形成用空間、21
・・・ワイヤ、22・・・モールド型、23・・・上型
、24・・・下型、25・・・キャビティ、26・・・
ゲート、27・・・レジン、28.29・・・支持突子
、30・・・円柱体、31・・・絞り部、32・・・オ
リフィス板。FIG. 1 is a sectional view showing an outline of a conventional insulated semiconductor device, and FIG. 2 is a perspective view of an insulated semiconductor device developed by the applicant. 3 is a perspective view of an insulated semiconductor device according to an embodiment of the present invention, FIG. 4 is a perspective view showing the manufacturing state of the insulated semiconductor device, and FIG. 5 is a portion taken along the line ■-■ in FIG. 4. cross-sectional view. 6 is a partial sectional view taken along the line Vl--Vl in FIG. 4, and FIG. 7 is a perspective view of an insulated semiconductor device according to another embodiment of the present invention. 1... Header, 2... Package, 3... Chip, 4... Screw insertion hole, 5... Lead, 6... Screw, 7... Mounting plate, 8... Nut , 9... Groove, 10
...Screw installation is on the side package part, 11...hole, 1
2... Rib 513... Lead frame, 14...
Frame portion, 15... Dam piece, 16... Wire connection portion, 1
7... Chip attachment area, 18... Arm, 19...
・Height regulation piece, 20...Space for forming screw insertion hole, 21
...Wire, 22...Mold mold, 23...Upper mold, 24...Lower mold, 25...Cavity, 26...
Gate, 27...Resin, 28.29...Support protrusion, 30...Cylindrical body, 31...Aperture part, 32...Orifice plate.
Claims (1)
けられたネジ挿入孔形成用空間領域と、前記ヘッダの主
面および裏面を被うレジンからなるパッケージと、この
パッケージに設けられたネジ挿入孔と、前記パッケージ
の内外に亘って延在しかつ内端は前記チップの対応電極
にワイヤを介して電気的に接続されてなるリードと、を
有し、かつ前記ネジ挿入孔はヘッダに接触することなく
前記ネジ挿入孔形成用空間領域を貫通して設けられてい
ることを特徴とする絶縁型半導体装置であった、前記チ
ップ固定側とネジ挿入孔形成側を区分するようにヘッダ
主面側パッケージ部分には、両端が肉厚のリブで遮られ
た溝が設けられていることを特徴とする絶縁型半導体装
置。1. A package consisting of a header with a chip fixed to its main surface, a space area provided in this header for forming a screw insertion hole, a resin covering the main surface and back surface of the header, and a screw provided in this package. an insertion hole; and a lead extending inside and outside the package and having an inner end electrically connected to a corresponding electrode of the chip via a wire, and the screw insertion hole is connected to the header. This is an insulated semiconductor device characterized in that the header is provided through the space region for forming the screw insertion hole without contact, and the header is provided so as to separate the chip fixing side and the screw insertion hole forming side. An insulated semiconductor device characterized in that a front side package portion is provided with a groove whose both ends are blocked by thick ribs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125163A JPS615529A (en) | 1984-06-20 | 1984-06-20 | Insulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125163A JPS615529A (en) | 1984-06-20 | 1984-06-20 | Insulated semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325668A Division JPH02290032A (en) | 1989-12-14 | 1989-12-14 | Manufacture of resin mold type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615529A true JPS615529A (en) | 1986-01-11 |
| JPH0446456B2 JPH0446456B2 (en) | 1992-07-30 |
Family
ID=14903434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125163A Granted JPS615529A (en) | 1984-06-20 | 1984-06-20 | Insulated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615529A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115744U (en) * | 1984-06-30 | 1986-01-29 | ロ−ム株式会社 | semiconductor equipment |
| US4888307A (en) * | 1986-08-27 | 1989-12-19 | Sgs Microelettronica S.P.A. | Method for manufacturing plastic encapsulated semiconductor devices |
| US5197183A (en) * | 1991-11-05 | 1993-03-30 | Lsi Logic Corporation | Modified lead frame for reducing wire wash in transfer molding of IC packages |
| US5252783A (en) * | 1992-02-10 | 1993-10-12 | Motorola, Inc. | Semiconductor package |
| JP2010034348A (en) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | Semiconductor device and semiconductor module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878654U (en) * | 1981-11-20 | 1983-05-27 | 日本電気株式会社 | Mold type semiconductor device |
| JPS58187146U (en) * | 1982-06-04 | 1983-12-12 | 松下電子工業株式会社 | semiconductor equipment |
-
1984
- 1984-06-20 JP JP59125163A patent/JPS615529A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878654U (en) * | 1981-11-20 | 1983-05-27 | 日本電気株式会社 | Mold type semiconductor device |
| JPS58187146U (en) * | 1982-06-04 | 1983-12-12 | 松下電子工業株式会社 | semiconductor equipment |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115744U (en) * | 1984-06-30 | 1986-01-29 | ロ−ム株式会社 | semiconductor equipment |
| US4888307A (en) * | 1986-08-27 | 1989-12-19 | Sgs Microelettronica S.P.A. | Method for manufacturing plastic encapsulated semiconductor devices |
| US5197183A (en) * | 1991-11-05 | 1993-03-30 | Lsi Logic Corporation | Modified lead frame for reducing wire wash in transfer molding of IC packages |
| US5252783A (en) * | 1992-02-10 | 1993-10-12 | Motorola, Inc. | Semiconductor package |
| JP2010034348A (en) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | Semiconductor device and semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0446456B2 (en) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009419B1 (en) | Semiconductor device insulated regine | |
| KR930007518B1 (en) | Semiconductor device | |
| JPS615529A (en) | Insulated semiconductor device | |
| JP4416140B2 (en) | Resin-sealed semiconductor device | |
| JPH0897333A (en) | Semiconductor mold package | |
| JPH02290032A (en) | Manufacture of resin mold type semiconductor device | |
| JPS6127909B2 (en) | ||
| JPS6167943A (en) | Insulation-type semiconductor device and mold for manufacturing the same | |
| JPS6322677Y2 (en) | ||
| JPS6180845A (en) | Semiconductor device | |
| JP2963832B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH0349399Y2 (en) | ||
| JPS6018939A (en) | Resin seal type semiconductor device | |
| JPS62193159A (en) | Insulating type semiconductor device and molding tool thereof | |
| JPS615555A (en) | Insulating type semiconductor device | |
| JPS61194755A (en) | Semiconductor device | |
| JPS61208242A (en) | Semiconductor device | |
| JPS6320121Y2 (en) | ||
| JPS647496B2 (en) | ||
| JP2726555B2 (en) | Resin-sealed semiconductor device | |
| JPH0328510Y2 (en) | ||
| JPH04192351A (en) | Semiconductor device and its formation | |
| JPH05206193A (en) | Semiconductor device | |
| JPS60128645A (en) | Semiconductor device | |
| JPS6169154A (en) | Resin mold type power electronic device |