JPS6156517A - Ａｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野Ｊ 本発明はＡＤ変換装置、特にアナログ量をディジタル量
に変換する回路におけるＡＩ）変換の変換周期に関する
ものである。

［発明の技術的背景］ 第４図は従来のＡＤ変換装置のブロック図であり、これ
によって以下に説明する。

アナログｍは交直変換回路２により交流ωから直流最に
変換されてＡＤ変換装置１の入力回路１１に入力される
。入力回路１１は抵抗とコンデンサとにより構成された
ＣＲフィルタであり、アナログ量に対応した出力電圧を
次段のマルチプレクサ１２に入力する。マルチプレクサ
１２にはｎ個のアナログ量が入力されている。この入力
のうち１個選択するのは、常時定周期で動作しているス
キャナー１４の出力を次段のデコーダ１３でデコードし
、デコードされた信号をマルチプレクサ１２に与える。

マルチプレクサ１２はデコーダ１３からの信号により、
ｎ個の入力から１個のみの入力ゲートを開き、入力回路
１１からの出力電圧をＡＤ変換回路１５に入力する。Ａ
Ｄ変換のスタートはスキャナー１４からの信号により定
周期に動作している。

又、ＡＤ変換回路１５によりアナログがらディジタル値
に変換された変換値はバッファ１６にセーブされる。

［背景技術の問題点１ 上記構成を有する従来のＡＤ変換は、ｎ個の入力に対し
て一律に変換を行なっているので変換の１サイクル時間
は（入力ｎｘ′ｌ１ｙＡ周期）となり、入力信号の変化
速度が大きくなれば入力点数を減らすか、変換周期を短
くして追随せざるを得ない欠点を有している。

［発明の目的］ 本発明は上記問題点を解決するためになされたものであ
り、入力の変化速度に応じた変換周期を有するＡＤ変換
装置を提供１“ることを目的としている。

［発明の概要］ 本発明では入力信号の変化速度に応じて入力を分割し、
変化速度の大きい入力信号については毎サイクル変換を
行ない、変化速度の小さい人力信号については分割した
変換を行なうものである。

［発明の実施例］ 以下図面を参照して実施例を説明する。第１図は本発明
によるＡＤ変換装置の一実施例の構成である。

図中の符号１２１．１３１．１４１以外は第４図に対応
している。スキ１！ナー１４は入力Ａ１〜ＡＦＬ−１、
ＡｒＬのｎ個の入力のスキャナーを一定周期で実行する
ためのｎ進カウンタである。デコーダ１３はスキャナー
１４からのパルス信号のカウント値をデコードして、そ
の結果をマルチプレクサ１２へ入力する。この時のデコ
ード結果が（ｎ−１）番目であると、マルチプレクサ１
２はＡ　ｒｂ−１番目の入力に該当するゲートを開く。

又、ｎ番目の時はマルチプレクサ１２はΔル番目のゲー
トを開く。この時の入力はデコーダ１３からの信号を受
けてスキャナー１４１が動作する。スキャナー１４１は
１〜量をカウントするｍ進カウンタである。スキャナー
１４１の信号をデコーダ１３１でデコードしてＡｎに該
当するマルチプレクサ１２のゲートが開いた時には、８
１〜ＢａのＢｔ番目に該当するマルチプレクサ１２１の
ゲートが聞くので、ＡＤ変換回路への入力はＡｎ−Ｂｔ
、どなる。　第２図に全入力点数＝　（ｎ−１）÷１個
のＡＤ変換のタイムチャートを示す。スキャナー１４は
ｎ進カウンタで１〜ｎのカウントを常時行なう。この信
号をデコーダ１３が受けてデコード結果（１，２、・・
・ｎ−１，ｎ　＞をマルチプレクサ１２へ入力する。

マルチプレクサ１２はデコード信号によりゲートを１〜
ｎの順番に開き、その時の入力信号をＡＤ変換人力Ａ１
〜ＡｎとしてＡＤ変換回路１５に入力する。デコード結
果がｎの時には、この信号をマルチプレクサ１２の他に
スキャナー１４１に入力する。

スキャナー１４１は、この信号により　トＩをカウント
するｍ進カウンタであり、このカウント値をデコーダ１
３１へ入力する。デコーダ１３１はデコーダ１３と同じ
動作、即ら、１〜ｍのデコードを行なう。デコードされ
た信号はマルチプレクサ１２１に入力され、デコード信
号＝もであれば、マルチプレクサ１２１はＬ番目のゲー
トを開き、入力信号Ｂｔをマルチプレクサ１２を通して
ＡＤ変換回路１５へ入力する。

即ち、ＡＤ変換回路への入力は、 Ａ１〜ＡｒＬ−１、Ｂ１、Ａ１〜Ａｎ−１、Ｂ２・・・
・・・Ａ、〜Ａよ１．１３ｍ　、Ａ１−　のようになる
。

スキャナー１４の周期＝Ｔｓとすると、入力信号Ａ、〜
ＡｒＬ−１に対してのＡＤ変換周期Ｔ＋＝Ｔｓｘ　ｎ（
ｓｅｃ）となる。入力信号８１〜Ｆ３ｍ対してのＡＤ変
挽周期Ｔｚ　＝　（Ｔｓ　ｘ　ｎ）　ｘ　ｍ（ｓｅｃ）
となる。

即ち、入力信号の変化速度が大きい信号Ａ１−八よ、に
対してはＴ１の周期で、小さい信号８１〜１３ｍに対し
てはＴ２の周期で行なえることとなる。

第３図は他の実施例である。図中の符号１１以外は第１
図と同一である。入力信号８１〜Ｂｍに、ＡＤ変換器の
変換精度をチェックするための目的で基準電圧発生回路
１７の信号を割付けた回路である。即ち、短周期で外部
からの入力信号Ａ１〜ＡＡ−１の変換を行ない、ＡＤ変
換器の精度をチェックする周期は入力信号Ａ１〜八ル１
と同じ周期で変換せず、比較的長周期で行なう実施例で
ある。

基準電圧発生回路１７はＡＤ変換器の精度をチェックす
る目的で、例えば０％、±１０％・・・、±　１００％
の電圧を出力する回路である。

［発明の効果］ 以上説明した如く、本発明によれば複数の入力に対して
一律にＡＤ変換を行なわないので、入力数が増加しても
一人力毎のＡＤ変換周期を短くすることなく、入力の変
化速度に対応したＡＤ変換が行なえるＡＤ変換装置を提
供できる。

【図面の簡単な説明】

第１図は本発明によるＡＤ変換装置の一実施例構成図、
第２図は動作説明のタイムチャート、第３図は本発明に
よる他の実施例図、第４図は従来のＡＤ変換装置のブロ
ック図である。 １・・・・・・ＡＤ変換装置　　　２・・・・・・交直
変換回路１１・・・・・・入力回路　　　　　１２・・
・・・・マルチプレクサ１３・・・・・・デコーダ　　
　　　１４・・・・・・スキシナ−１５・・・・・・Ａ
Ｄ変換回路　　　１６・・・・・・バッファ１７・・・
・・・基準電圧発生回路　１２１・・・マルチプレクサ
１３１・・・デコーダ　　　　　１４１・・・スキャナ
ー（７３１７）代理人　弁理士　則近憲佑（他１名） 第４図

Claims (1)

【特許請求の範囲】
1. 複数のアナログ量を検出してディジタル量に変換するＡ
   Ｄ変換装置において、変化速度の大きい入力信号と小さ
   い入力信号とに応じて変換周期を変えることを特徴とす
   るＡＤ変換装置。