JPS6156592U - - Google Patents

Description

【図面の簡単な説明】

第１図乃至第３図はこの考案の一実施例を示す
もので、第１図は回路構成を示すブロツク図、第
２図Ａは誤つたアラームのリセツト動作を示すタ
イムチヤート、第２図Ｂは正しいアラームのリセ
ツト動作を示すタイムチヤート、第３図はアラー
ム表示例を示す図、第４図はこの考案の他の実施
例によるアラーム表示を示す図である。 １３…現在時刻レジスタ、１４…タイマ、１５
…乱数回路、１６…時刻比較回路、１７…アラー
ム時刻レジスタ、１８…ブザー回路、２０…フリ
ツプフロツプ（Ｆ．Ｆ）、２２…ブザー、２３，
３０…表示部、２４…乱数値レジスタ、２５…乱
数値比較回路、２６…キー入力レジスタ、２７…
キーボード、３０１…点燈表示位置。

Claims (1)

【実用新案登録請求の範囲】
1. アラーム報知時に乱数演算を行なつて乱数デー
   タを発生する乱数発生手段と、この乱数発生手段
   による乱数データに応じて選択的な表示動作を行
   なう表示手段と、この表示手段に対してキーを選
   択的に操作するキー操作手段と、このキー操作手
   段による操作キーと上記表示手段の表示内容とが
   対応している場合にのみ上記アラーム報知を解除
   するアラーム解除手段とを具備したことを特徴と
   するアラーム回路。