JPS615661A - 復調装置 - Google Patents

復調装置

Info

Publication number
JPS615661A
JPS615661A JP59126809A JP12680984A JPS615661A JP S615661 A JPS615661 A JP S615661A JP 59126809 A JP59126809 A JP 59126809A JP 12680984 A JP12680984 A JP 12680984A JP S615661 A JPS615661 A JP S615661A
Authority
JP
Japan
Prior art keywords
signal
phase
timing
circuit
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59126809A
Other languages
English (en)
Other versions
JPH0230222B2 (ja
Inventor
Manabu Yagi
学 八木
Yasutsune Yoshida
泰玄 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59126809A priority Critical patent/JPS615661A/ja
Publication of JPS615661A publication Critical patent/JPS615661A/ja
Publication of JPH0230222B2 publication Critical patent/JPH0230222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は復調装置に関し、特にディジタル搬送波伝送方
式において、復調ベースバンド信号をサンプリング整形
してディジタル変換するための、タイ之ング信号発生手
段を改良する復調装置に関する。
(従来技術) ディジタル搬送波伝送方式に用いられる復調装置におい
ては、一般に復調されたベースバンド信号をディジタル
信号に変換するために、所定の周期ならびにタイミング
位相を有するタイミング信号を必要とし、このタイミン
グ信号の発生手段として、一般に、復調ベースバンド信
号より所定のタイ・ミング信号を再生するタイミング同
期回路が用いられている。
第1図に示されるのは、従来の復調装置の1例で、第1
の位相検波器1と、第2の位相検波器2と、π/2位相
准移器3と、2ビツトA/Dコンバータ4および5ど、
搬送波再生回路6と、余波整流回路7および8と、位相
調整回路9および10と、位相比較器11J低域ろ波器
12および電圧制御発振器13より成る第1のタイミン
グ同期回路14と、第1のタイミング同期回路と同様の
構成内容および機能を有する第2のタイミング同期回路
とを備えている。
この従来例は、4相位相変調波に対する復調装置の場合
を示しており、4相位相変調信号Sは2分岐されて、そ
れぞれ第1および第2の位相検波器1および2に入力さ
れる。一方、搬送波再生回路6からは所定の位相の搬送
波再生信号が出力され、2分岐されてπ/2位相推移器
3を介して相互にπ/2ラジアンの位相差を有する基準
信号として、それぞれ第1および第2の位相検波器に供
給される。第1および第2の位相検波器1および2にお
いては、2分岐された4相位相変調信号Sが、前記基準
信号を介して同期検波され、それぞれ2値ベ一スバンド
信号として2ピツ)A/Dコンバータ4および5に送ら
れるとともに、対応する余波整流回路7および8に入力
される。余波整流回路7および8においては、それぞれ
の2値ベ一スバンド他号は2逓倍され、タイミング信号
が抽出される。この抽出信号は、それぞれ第1および第
2のタイミング同期回路14および15に入力されるが
、これらのタイミング同即回路の動作内容については、
どちらか一方について説明すれば十分でおるので、第1
のタイミング同期回路を選択して説明するものとする。
第1のタイミング同期回路14において、余波整流回路
7から出力される前記抽出タイミング信号は、位相比較
器11に入力されるが1位相比較器11、低域ろ波器1
2および電圧制脚発儀器13は位相同期系を形成してお
り、電圧制#発振器13からは、前記抽出タイミング信
号に位相同期し、且つ等価的な狭帯域通過特性によりジ
ッタ成分を抑圧された再生タイミング信号が出力される
。この再生タイミング信号は位相調整回路9に入力され
、位相を調整されて2ピツ)A/I)コンバータ4に入
力される。同様に、第2のタイミング同期回路15にお
いても、全波整流回路8から入力される抽出タイミング
信号に対応して、ジッタ成分を抑圧された再生タイミン
グ信号が出力され1位相調整回路10において位相調整
されて2ビツトA/Dコンバータ5に入力される。
2ピツ)&/Dコンバータ4および5においては、前述
のように、それぞJ′L第1および第2の位相検波器1
および2から入力される2値ベ一スバンド信号が、それ
ぞれ位相調整回路9および10を経由して入力される前
記タイミング信号によりサンプリング整形されてゲイジ
タル変換され、データ信号X1およびYlとして出力さ
れる。2ピツ)A/Dコンバータ4および5からは、前
記データ信号X1およびYoとともに、それぞれデータ
信号X2およびY!も出力され、これらのデータ信号X
1. X2. Y、およびY2は搬送波再生回路6に入
力され、所定の搬送波再生信号が生成される。この搬送
波再生信号は2分されて、一方は直接第1の位相検波器
1に入力され、他方はπ/2位相推移器3を経由して第
2の位相検波器2に入力される。第1および第2の位相
検波器1および2の作用については既に前述したとおり
である。また、搬送波再生回路6の作用については、例
えば、搬送波再生回路(特開昭57−131151 )
等に詳記されているので説明を省略する。
この従来の復調装置において、タイミング信号再生用と
して用いられているタイミング同期回路においては、復
調ベースバンド信号が入/Dコンバータにおいて最適タ
イミングです/プリンクされるようにするために、前述
のように1位相調整回路9および10を用いて位相調整
をしなければならないという運用上の欠点が必る。
(発明の目的) 本発明の目的は上記の欠点を除去し、A/Dコンバータ
から出力されるデータ信号を参照してタイミング信号に
対する位相制御系を形成して、位相調整を要することな
く、常時最適タイ2/グにおいて復調ベースバンド信号
をサンプリング整形することのできる復調装置を提供す
ることにある。
(発明の構成) 本発明の復調装置は、N (N=2.4.8.16. 
 ・・・)相位相変調方式またはL”(L=2.3.4
.・・・)値直交振幅変調方式による。所定の帯域制限
されたディジタル搬送波変調信号をそれぞれ入力して、
相互にπ/2ラジア/の位相差を有する搬送波再生信号
を介して同期検波し、所定の一対の復調ベースバンド信
号を生成する第1および′!l&2の一対の位相検波器
と、 前記一対の復調ベースバンド信号の帯域制限された信号
を入力して、所定のタイミング信号によるサンプリング
整形作用を介してディジタル変換し、それぞれ所定のk
(IH上の整数)系列のデータ信号として出力する一対
のにピッ)A/Dコンバータと、 前記一対のA/Dコンバータからdカされる一対のに系
列のデータ信号の′内の、少くとも2系列以との特定の
データ信号を入力して、前記ディジタル搬送波変調信号
の搬送波信号に対応する搬送波再生信号を庄成し、前記
一対の位相検波器に対する同期検波用として出方する搬
送波再生回路と、前記搬送波再生回路から出方され2分
岐される前記搬送波再生信号を、前記一対の位相検波器
に対して同期検波用として供給するために、相互にπ/
2ラジアンの位相差を付与するπ/2位相推移器と、 前記タイミング信号を生成する手段として、前記タイミ
ング信号の発振源を形成する固定周波数発振器の出力信
号の位相を、少くとも1系統の所定の位相制御信号を介
して自動的に制御軸整する少くとも1個の可変位相器と
、前記一対のA/Dコンバータから出力される一対のに
系列のデータ信号の内の、特定の極性判別用のデータ信
号を入力して、前記A/Dコンバータのす71977点
における前記帯域制限されたベースバンド信号の微係数
の極性を判別する極性判別回路と、前記極性判別回路と
ともにタイミング同期システムの位相制御信号検出系を
形成し、前記極性判別回路から出力される所定の極性判
別信号を参照して、前記一対のA/Dコンバータから出
力されるに系列のデータ信号の内の、所定のベースバン
ド信号の位置判別用データ信号に対して、所定の論理操
作を行うことにより前記位相制御信号を生成して出力す
る論理回路と、により形成される所定のタイミング同期
回路と、 を備えて構成される。
(発明の実施例) イ 以下、本発明について図面を参照して詳細に説明する。
182図は、本発明の′!s1の実施例の要部を示すブ
ロック図で、4相位相変調方式による復調装置の場合を
示す。図において、本実施例は、第1の位相検波器16
と、In2の位相検波器17と、π/2位相推移器18
と、2ビツト&/Dコンバータ19および20と、搬送
波再生回路21と、極性判別回路22.論理回路23%
低域ろ波器24、可変位相器25および固定周波数発振
器26より成るタイミング同期回路27とを備えている
第2図において、中間周波数帯の4相位相変調信号Sが
2分岐されて、第1および第2の位相検波器16および
17と、2ビツト&/Dコンバータ19および20とを
経由して、データ信号X□。
x、、 y、およびY2 に変換されて出力される動作
過程については、既に従来例について説明したとおりで
δる。従って、本発明の主眼となるタイミング同期回路
27の動作内容に焦点をおいて説明する。
第2図に示されるIJlの実施例について説明する前に
、第3図(a)および(b)に示されるタイミング同期
系の動作説明図を参照して、タイミング同期回路の動作
原理について説明する。
In3図(a)において、m、”−t−は帯域制限され
た2、値ベースバンド信号の波形を示しており、この帯
域制限された2値ベ一スバンド停号は、所定02ビツト
A/Dコンバータにおいてサンプリングされ、第3図(
a)に示される基準レベルlよ、らおよび13により識
別されて、データ信号X□ およびX、に変換される。
このベースバンド信qmとデータ信号X□およびX2 
との関係は、下記の第1表に示されるとおりである。
第   1   表 ベースバンド信号m   X1X。
m>/11   1 !   m < / t 、   1   0雪 /3 mくl、   0   1 m < / z    o    。
第3図(b)におけるT−□、T、およびT□ は、3
タイムスロット間における最適サンプリング点を表わし
ており、今、信号m 1〜m 4がす/プリング点T、
〜T□においてサンプリングされると、ベースバンド信
号の位置(^−5va−□、B0.b0.C□、c、 
)を判別しているデータ信号X、は、′11またはw″
O′が等確率で出力されるが、仮に+Δt または−Δ
t のタイミングにおいてサンプリングされる場合には
、データ信号X2の出力は下表のようになる。
!42表 +Δt    1100 一Δt    0011 上記の第24表より、データ信号X2において、ベース
バンド信号の波形m1〜−1すなわち10時点における
微係数の極性が正であるベースバンド信号の場合には、
サンプリング点が+Δt になった時には常にJ#1反
対に、−Δt になった時には常に10′となる。他方
、波形m、〜m4、すなわちT。時点における微係数の
極性が負であるベースバンド信号の場合には、前記m1
〜m、の波形の場合の逆極性のデータ信号X2を得るこ
とができるので、データ信号X、の極性を反転すること
により、波形m3□4の場合と同じデータ信号を得るこ
とができる。従って、上述のようにべ一スバ/ド信号の
10時における微係数の極性を判別し、その判別結果を
参照して′、デデー信号X。
に対して所定の論理操作を行えば、その出力信号は、前
記?/プリング点のずれを検出する誤差信号となり得る
ことは明らかである。
次に、前述の第2図に示される本発明の第1の実施例の
動作について説明する。図において、第1の位相検波器
16から出力され帯域制限されたヘースハン)’fl1
2% 2ビツト&/Dコンバータ19に入力されて、可
変位相器25を経由して送られてくるタイミング信号に
よりfングリング整形されて、データ信号X1およびX
、として出方される。2ピツ14/Dコンバータ19の
動作については、第3図(a)および(b)と第1表と
を参照して既に説明したとおりで、所定の基準レベル/
、、/2および13によりベースバンド信号mが識別さ
れて、データ信号X1およびXz に変換される。デー
タ信号X0は、所定のデータ信号として出力されるとと
もに、同時に極性判別回路22に入力される。極性判別
回路22は、帯域制限されたベースバンド信号の波形m
 1”−m 4を判別する機能を有しており、出力され
る信号Gは、波形m 1”−m 2の場合には11′と
なり、また信号dは、波形m 、’−! 4の場合に′
1gとなる。論理回路23は、2ビツトA/f)コンバ
ータ19から入力されるデータ信号X2を、信号Gが1
1#の場合に極性反転させ、また、信号GおよびGの双
方が%Q#の場合には、波形m□〜m4のうちのいずれ
かの波形で、最も近い拳去のデータ信号X2を保持する
回路を備えており、この結果、論理回路23の出力には
、2ビツトん/Dコンバータ19におけるサンプリング
点のずれを検出する、所定の誤差信号が得られる。この
誤差信号を、タインング信号同期回路の位相制御信号と
して、低域ろ波器24t−介して可変位相器25に供給
してやることにより。
固定周波数発振器26から出力される所定のタイミング
信号の位相が、自動的に制御調整されるタイミング同期
システムが形成され、2ピツトム/Dコンバータ19お
よび20に対して、常に最適タイミングにおいてタイミ
ング信号が供給されることとなる。
なお、第4図に示されるのは、極性判別回路22および
論理回路23の一実施例で、前者は、Dタイプ・クリッ
プフロップ28〜30と、振幅比較器31とを備え、後
者は、Dタイプ・スリップ70ツブ32,33.40と
、OR/N OFL ゲート34と。
ANDゲート35,36,39と%OFLゲート37,
38とを備えている。図において、極性判別回路22に
おいては、データ信号X1およびタイミング信号Tの入
力に対応して、Dタイプ・フリップ70ツブ28,29
.30は、3ビツトのメモリとして動作し、Dタイプ・
フリップフロップ28および30の出力y1およびyl
は振幅比較器31に入力される。振幅比較器31は、2
ピツ)A/Dコンバータ19における。サンプリング点
T0でのベースバンド信号の微係数の極性を判別する機
能を有し、サンプリング点T−□およびT1でのデータ
比較により、前記微係数の極性判別を行っている。
すなわち、データ出力y−8およびylにおiて、V″
O′から%I′に変化する時には微係数の極性を正とし
、11′から10′に変化する時には微係数の極性は負
とする。振幅比較器31からは。
極性を判定する信号GおよびGが出力されるが。
ベースバンド信号の波形がm1〜m2の時にはGは′l
′となり、またm 、”−m 、の時にはQ カ* 1
 #となる。
一方、データ信号X、はDタイプ・スリップ70ツブ3
2および33を介してOR/NORゲート34に入力さ
れ、その出力信号は、それぞれ入NDゲート35および
36に入力される。ANDゲート35および36と、O
R回路38とにより形成されるゲート回路は、信号Gが
11′の場合。
の場合、データ信号X2を極性反転させて出力するよう
に動作する。また、ANDゲート39は。
信号GおよびGのどちらか一方が′llの場合にタイミ
ング信号Tを出力し、信号GおよびGが共にゝ01の場
合には出力を0とするように動作する。従って、Dタイ
プ・7リツプ70ツブ40の出力には、ベースバンド信
号の波形がm0〜m4の状態にある場合には、Onゲー
ト38の出力がそのまま出力され、波形がffl 、−
ffl 4の状態以外の場合には、現時点から最も近い
過去のm 、−m 4の波形の、いずれかの時のデータ
信号X、を保持するように動作する。
次に、本発明の第2の実施例について、その動作を説明
する。
第5図は、第2の実施例の要部を示すブロック図で、4
相位相変調方式による復調装置に対する本発明の一適用
例である。図にお埴て、本実施例       1′は
、第1の位相検波器41と、第2の位相検波器42と、
π/2位相推移器43と、2ビツトA/Dコンバータ4
4および45と、搬送波再生回路46と、極性判別回路
47および48、論理回路49および50.加算回路・
51%低域ろ波器52、可変位相器53および固定周波
数発振器54より成るタイミング同期回路55とを備え
ている。
185図にお―て、4相位相変調信号Sに入力に対応す
る、第1および第2め位相検波器41および42、π/
゛2位相推移器43.2ビツトA/Dコンバータ44お
よび45、搬送波再生回路46等の動作については、従
来例の説明において動作。
説明が行われているので省略する。このことは。
以下の各実施例の説明の場合においても同様である。
第2の実施例は、極性判別回路47および論理回路49
より成る位相制御信号検出系と1極性判別回路48およ
び論理回路50より成る位相制御信号検出系とを含む、
2系統の位相制御信号検出系がタイミング同期回路55
に備えられ、且つ。
固定周波数発振器54から出力されるタイミング原信号
が、可変位相器53を介して自動的に位相調整されて、
l系統のタイミング信号として2ピツ)A/Dコンバー
タ44および45の双方に対して共通に供給される場合
に相当している。
第1および第2の位相検波器41および42から、それ
ぞれ出力される2値ベ一スバンド信号は、2ビツトA/
Dコンバータ44および45に入力され、可変位相器5
3を経由して送られてくる共通のタイミング信号による
サンプリング整形作用を介してディジタル化されて、デ
ィジタル信号X□。
X、、Yl、およびY、として出力される。データ信号
X1およびYエ は、それぞれ極性判別用として極性判
別回路47および48に送られ、また、データ信号x2
およびY2は、それぞれ位置判別用として論理回路49
および50に送られる。
極性判別回路47および論理回路49より成る位相制御
信号検出系と、極性判別回路48および論理回路50よ
り成る位相制御信号検出系とにおいて、それぞれ位相制
御信号が検出され出力される動作については、前述の第
1の実施例の場合と同様である。論理回路4gおよび5
0から出力される位相制御信号は加算回路51において
加算され、低域ろ波器52を経由して可変位相器53に
入力されて、固定周波数発振器54から送られてくるタ
イミング信号の位相を制御調整する。この結果、可変位
相器53から出力されるタイミング信号は、2ビツトA
/Dコンバータ44およヒ45に対して、常に最適タイ
ミングにおいて供給されることとなる。
次に、本発明の第3の実施例について、その動作を説明
する。
第6図は、第3の実施例の要部を示すブロック図で、4
相位相変稠方式による復調装置に対する本発明の一適用
例である。図において、本実施例は、第lの位相検波器
56と、第2の位相検波器57と、π/2位相推移器5
8と、2ビツト&/Dコンバータ59および6oと、搬
送波再生回路61と、極性判別回路62および63.論
理回路64および65.低域ろ波器66および67、可
変位相器68および7o、および固定周波数発振器69
より成るタイミング同期回路71とを備えている。
第3の実施例は、極性判別回路62および論理回路64
より成る位相制御信号検出系と、極性判別回路63およ
び論理回路65より成る位相制御信号検出系とを含む、
2系統の位相制御信号検出系がタイミング同期回路71
に備えられ、且つ、固定周波数発振器69から出力され
るタイミング原信号が、2個の可変位相器68および7
02t−介して自動的に位相調整されて、2系統のタイ
ミング信号として% 2ビツトA/Dコンバータ59お
よび60のそれぞれに対して独立に供給される場合に相
当している。
なお、タイミング同期回路71の基本的な動作内容は、
前述の第1の実施例の場合と同様である。
次に、本発明の第4の実施例について、その動作を説明
する。
第7図は、第4の実施例の要部を示すブロック図で、1
6値直交像幅変調方式による復調装置に対する本発明の
一適用例である。図において、本実施例は、第1の位相
検波器72と、第2の位相検波器73と、π/2位相推
移器74と、3ピツ)A/Dコンバータ75および76
と、搬送θり再生回路77と、極性判別回路78.論理
回路79、低域ろ波器80、可変位相器81および固定
周波数発振器82より成るタイミング同期回路83とを
備えている。
第4の実施例は、16値直交振幅変調信号Sの入力に対
応して、ん/Dコンバータとしては、一対の3ピツ14
/Dffンバータ75および76が備えられており、極
性判別回路78に対する極性判別用信号としては、3ピ
ツ)A/Dコンバータフ5から出力されるデータ信号X
1およびX、が参照され、またベースバンド信号の位置
判別用としては、3ビツトA/Dコンバータから出力さ
れる3系列のデータ信号の内の、データ信号X3が論理
回路79に入力されている。
第1および第2の位相検波器72および73、π/2位
相推移器749よび搬送波再生回路77等の動作につい
ては、前述の各実施例の場合と同様であり説明は省略す
る。第7図における、極性判別回路78の1実施例が第
10図に示されている。第10図に示されるように、極
性判別回路78は、Dタイプ・7リツプ70ツブ108
〜113と、振幅比較器114とにより形成されている
。極性判別回路78に入力されるデータ信号X1および
X2と、タイミング信号Tとに対応して、Dタイプ・フ
リップフロップ108および111の出力には、データ
信号X工およびX2のす/ブリング点T1時におけるデ
ータy1が得られ、Dタイプ・スリップフロップ110
および113の出力には、データ信号X1およびX2の
サンプリング点TL、時におけるデータy−□が得られ
る。これらデータy1 およびy−□は、振幅比較器1
14に入力され、それらのレベルが論理演算処理されて
、3ピツ・t4/Dコンバータ75に入力される4@ベ
一スバンド信号の微系数の極性が判別される。今、T、
時の4値信号=iE−□とじ、10時の4値信号をε1
とすると、振幅比較器114に、おいてはEl”−1”
Mが演算され、Mが正、すなわち10時における微係数
が正の時には、信号Gは′l#とじて出力され、Mが負
、すなわち16時における微係数が負の時には、信号G
が11′としてW力される。
なお、上記のE−1および・Elは、Dタイプ・フリッ
プフロッグ108,110,111および113の出力
から、上述のように、振幅比較器114における論理演
算処理作用の一環として得られる。
上述のように、極性判別回路78からは信号GおよびG
が出力され、論理回路79に入力されるが、論理回路7
9の動作については、前述の各実施例の場合と同様であ
り、低域ろ波器80を経由して位相制御信号が可変位相
器81に入力され、固定周波数発振器82から出力され
るタイ電ング原信号の位相が調整されて、3ピツトム/
Dコンバータ75および76に対して、共通の1系統の
タイミング信号として供給される。
次に、W&5の実施例について説明する。
第8図L1第5の実施例の要部を示すブロック図で、1
6値直交振幅変調方式による復調装置に対する本発明の
一適用例である。図にお−て、本実施例は、第1の位相
検波器84と、第2の位相トム7’Dニアyバータ87
および88と、搬送波再生回路89と、極性判別回路9
0、論理回路91、低域ろ波器92、可変位相器93お
よび固定周波数発振器94より成るタインング同期回路
95とを備えている。
第5の実施例の、前述の第4の実施例と異なる点は、極
性判別回路90に対して、極性判別用として入力される
データ信号がX□のみであり、データ信号X、を必要と
していないことである。この場合における極性判別回路
90の一実施例社、第4図に示される極性判別回路22
と同様で69、データ信号X1のみが極性判別用として
参照され、信号GおよびGが論理回路91に送られる。
論理回路91から出力される位相制御信号が低域ろ波器
92を経由して可変位相器93に入力され、固定周波数
発振器94から出力されるタイ2/グ凍傷号の位相が制
御調整されて、所定のタイミングを 信号として、3ビツトA/DコンバータS7および88
に対して共通に供給される動作については。
前述の第4の実施例の場合と同様である。
なお、前述の第4および第5の実施例における比較対比
より明らかなように、iJ4の実施例においては、3ビ
ツトA/Dコンバータ75から出力される3系列のデー
タ信号X1.X、およびX、の内の、2系列のデータ信
号X□およびXヨが、極性判別用として極性判別回路7
Bに対して参照されており、第5の実施例においては、
3ピツトム/Dコンバータ87から出力される3系列の
データ信号X□、X、およびX3の内の、 1系列のデ
ータ信号x1のみが、極性判別用として極性判別回路9
0に対して参照されていることでるる。
次に、第6の実施例について説明する。
gJ9図は、In2の実施例の要部を示すブロック図で
、64値直交振幅変媚方式による復調装置に対する本発
明の一適用例である。図において、本実施例は、!41
の位相検波器96と、@2の位相検波器97と、π/2
位相准移器98と、4ビツト&/Dコンバータ99およ
び100と、搬送波再生回路101と、極性判別回路1
02、論理回路103、低域ろ波器104、可変位相器
105および固定周波数発振器106より成るタイξ/
グ同期回路107とを備えている= 第6の実施例の、前述の第50夾施例と異なる点は、6
4値振幅変調方式に対応して、ム/Dコンバーター1t
E、 一対の4ピツトム/Dコンバータ99および10
0により形成されていることでめ9、極性判別回路10
2に対する極性判別用の参照信号とルては、s5の実施
例の場合と同様に、4ピツトム/Dコンバータ99から
出力されるデータ信号X8のみが用いられている。
なお、上記の説明においては、本発明の実施例として、
4相位相変調方式、16値直交振幅変調方式および64
値直交振幅変調方式等による復調装置に対する適用例に
ついて説明を行っているが、本発明の適用範囲は、上記
の多相位相変關方式および多値直交振幅変關方式の範囲
に限定されるものではなく、N=2、4,8,16,・
・・・・・、およびL−2、3,=、・・・・・・、に
より規定されるように、一般的に拡更に多相のN相位相
変調方式、および更に多値のL2値直交振幅変調方式に
よる復調装置に対しても有効に適用できることは言うま
でもない。
(発明の効果) 以上詳細に説明したように、本発明は、A/Dコンバー
タから出力されるデータ信号の内の、特定のデータ信号
を参照して形成されるタイミング同期系を具備するタイ
ミング同期回路を適用することにより、前記A/Dコン
バータに供給されるタイミング信号に対する位相調整作
用を全く不要とし、常時に最適タイミングにおいて復調
ベースバンド信号をサンプリング整形することができる
という効果がある。
【図面の簡単な説明】
第1図は、従来の復調装置の要部を示すプ′ロック図、
第2図、第5図、第6図、第7図、′s8図および13
9図は、それぞれ%第1、第2、第3、第4、第5およ
び第6の実施例の要部を示すブロック図、第3図はタイ
ミング同期系の動作説明図、第4図は、極性判別10回
路および論理回路の実施例の要部を示すブロック図、$
10図は極性判別回路の他の実施例の要部を示すブロッ
ク図である。 図において、1.16.41.56.72.84.96
・・・・・・第1の位相検波器、2.17.42.57
.73.85.97・・−・・・第2の位相検波器、3
.18.43.58.74.86゜98・・・・−・π
/2位相准移器、4.5.19.20.44゜45.5
9.60・・・・・・2ビツトA/Dコ/ノ(−タ、6
゜21、46.61. ’I’l、 89.1()1・
・・・・・搬送波再生回路、7.8・・・・・・全波整
流回路、9.10・・・・・・位相調整回路、11・・
・・・・位相比較器、12.24.52.66、67゜
80.92,104・・・−・低域ろ波器、13・・・
・・・電圧制御発振器、14.15.27.55.71
.83.95.107・・・・・・タイば/グ同期回路
、22.47.48.62.63゜7B、90,102
・・・・・・極性判別回路、23.49.50゜64.
65,79,91,103・・・・・・論理回路、25
.53゜68、70.81.93.105・・・・・・
可変位相器、26゜54.69,82,94,106・
・・・・・固定周波数発振器、28〜30,32,33
,40,108〜113・・・・・・Dタイプ・フリッ
プフロップ、31,114 ・・・・・・振幅比較器、
34・・・・・・OR/N0FL  ゲート、35,3
6,39・・・・・・λNDゲート、37,38・・・
・・・ORゲート、51・・・・・・加算回路。 峯I回 竿3固 ¥C圀 卒を侶 V−7回

Claims (4)

    【特許請求の範囲】
  1. (1)N(N=2、4、8、16、…)相位相変調方式
    またはL^2(L=2、3、4、…)値直交振幅変調方
    式による、所定の帯域制限されたディジタル搬送波変調
    信号をそれぞれ入力して、相互にπ/2ラジアンの位相
    差を有する搬送波再生信号を介して同期検波し、所定の
    一対の復調ベースパッド信号を生成する第1および第2
    の一対の位相検波器と、 前記一対の復調ベースバンド信号の帯域制限された信号
    を入力して、所定のタイミング信号によるサンプリング
    整形作用を介してディジタル変換し、それぞれ所定のk
    (1以上の整数)系列のデータ信号として出力する一対
    のkビットA/Dコンバータと、 前記一対のA/Dコンバータから出力される一対のk系
    列のデータ信号の内の、少くとも2系列以上の特定のデ
    ータ信号を入力して、前記ディジタル搬送波変調信号の
    搬送波信号に対応する搬送波再生信号を生成し、前記一
    対の位相検波器に対する同期検波用として出力する搬送
    波再生回路と、 前記搬送波再生回路から出力され2分岐される前記搬送
    波再生信号を、前記一対の位相検波器に対して同期検波
    用として供給するために、相互にπ/2ラジアンの位相
    差を付与するπ/2位相推移器と、 前記タイミング信号を生成する手段として、前記タイミ
    ング信号の発振源を形成する固定周波数発振器の出力信
    号の位相を、少くとも1系統の所定の位相制御信号を介
    して自動的に制御調整する少くとも1個の可変位相器と
    、前記一対のA/Dコンバータから出力される一対のk
    系列のデータ信号の内の、特定の極性判別用のデータ信
    号を入力して、前記A/Dコンバータのサンプリング点
    における前記帯域制限されたベースバンド信号の微係数
    の極性を判別する極性判別回路と、前記極性判別回路と
    ともにタイミング同期システムの位相制御信号検出系を
    形成し、前記極性判別回路から出力される所定の極性判
    別信号を参照して、前記一対のA/Dコンバータから出
    力されるに系列のデータ信号の内の、所定のベースバン
    ド信号の位置判別用データ信号に対して、所定の論理操
    作を行うことにより前記位相制御信号を生成して出力す
    る論理回路と、により形成される所定のタイミング同期
    回路と、 を備えることを特徴とする復調装置。
  2. (2)前記タイミング同期回路に、前記極性判別回路お
    よび論理回路より成る1系統の位相制御信号検出系が備
    えられており、この1系統の位相制御信号検出系に対応
    して、前記帯域制限されたベースバンド信号の微係数の
    極性判定用として、前記一対のA/Dコンバータの内の
    、所定の一方のA/Dコンバータから出力される、特定
    の(k−1)系列または特定の1系列のデータ信号のい
    ずれかが参照されるとともに、前記1系統の位相制御信
    号検出系に対応して生成される1系統のタイミング信号
    が、前記一対のA/Dコンバータに対して共通に供給さ
    れる特許請求の範囲第(1)項記載の復調装置。
  3. (3)前記タイミング同期回路に、前記極性判別回路お
    よび論理回路より成る2系統の位相制御信号検出系が備
    えられており、この2系統の位相制御信号検出系に対応
    して、前記帯域制限されたベースバンド信号の微係数の
    極性判定用として、前記一対のA/Dコンバータからそ
    れぞれ出力される、特定の(k−1)系列または特定の
    1系列のデータ信号のいずれかが、それぞれ参照される
    とともに、前記2系統の位相制御信号検出系に対応して
    生成される1系統のタイミング信号が、前記一対のA/
    Dコンバータに対して共通に供給される特許請求の範囲
    第(1)項記載の復調装置。
  4. (4)前記タイミング同期回路に、前記極性判別回路お
    よび論理回路より成る2系統の位相制御信号検出系が備
    えられており、この2系統の位相制御信号検出系に対応
    して、前記帯域制限されたベースバンド信号の微係数の
    極性判定用として、前記一対のA/Dコンバータからそ
    れぞれ出力される、特定の(k−1)系列または特定の
    1系列のデータ信号のいずれかが、それぞれ参照される
    とともに、前記2系統の位相制御信号検出系に対応して
    生成される2系統のタイミング信号が、それぞれ対応す
    るA/Dコンバータに対して独立に供給される特許請求
    の範囲第(1)項記載の復調装置。
JP59126809A 1984-06-20 1984-06-20 復調装置 Granted JPS615661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59126809A JPS615661A (ja) 1984-06-20 1984-06-20 復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59126809A JPS615661A (ja) 1984-06-20 1984-06-20 復調装置

Publications (2)

Publication Number Publication Date
JPS615661A true JPS615661A (ja) 1986-01-11
JPH0230222B2 JPH0230222B2 (ja) 1990-07-05

Family

ID=14944489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59126809A Granted JPS615661A (ja) 1984-06-20 1984-06-20 復調装置

Country Status (1)

Country Link
JP (1) JPS615661A (ja)

Also Published As

Publication number Publication date
JPH0230222B2 (ja) 1990-07-05

Similar Documents

Publication Publication Date Title
JPS59161149A (ja) タイミング同期回路
US4831338A (en) Synchronizing clock signal generator
JP2689842B2 (ja) π/4QPSKクロック再生器
US3602834A (en) Timing recovery circuits
US4153814A (en) Transition coding method for synchronous binary information and encoder and decoder employing the method
JPH0428185B2 (ja)
KR880000676B1 (ko) 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치
JPH04172840A (ja) 復調装置
JPS615661A (ja) 復調装置
JPS6210950A (ja) デイジタル無線通信方式
US4686689A (en) Phase-locked loop circuit
JPS6124356A (ja) 復調装置
JPS60113557A (ja) 搬送波再生回路
JPH0334705B2 (ja)
JP3312658B2 (ja) クロック位相誤差検出方法および回路
US3778724A (en) Voltage controlled digital pulse train generator
JPS60251740A (ja) タイミング同期回路
JPH0479183B2 (ja)
JPS59101951A (ja) 直交同期検波方式
JPH06252964A (ja) クロック再生回路
JPS61216555A (ja) Msk信号の復調装置
JPH0227862B2 (ja)
JPS60189354A (ja) 通信方式
JPS63177370A (ja) デ−タストロ−ブ装置
JPH04119736A (ja) クロック再生回路