JPH0230222B2 - - Google Patents

Info

Publication number
JPH0230222B2
JPH0230222B2 JP59126809A JP12680984A JPH0230222B2 JP H0230222 B2 JPH0230222 B2 JP H0230222B2 JP 59126809 A JP59126809 A JP 59126809A JP 12680984 A JP12680984 A JP 12680984A JP H0230222 B2 JPH0230222 B2 JP H0230222B2
Authority
JP
Japan
Prior art keywords
signal
phase
circuit
pair
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59126809A
Other languages
English (en)
Other versions
JPS615661A (ja
Inventor
Manabu Yagi
Yasutsune Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59126809A priority Critical patent/JPS615661A/ja
Publication of JPS615661A publication Critical patent/JPS615661A/ja
Publication of JPH0230222B2 publication Critical patent/JPH0230222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
(技術分野) 本発明は復調装置に関し、特にデイジタル搬送
波伝送方式において、復調ベースバンド信号をサ
ンプリング整形してデイジタル変換するための、
タイミング信号発生手段を改良する復調装置に関
する。 (従来技術) デイジタル搬送波伝送方式に用いられる復調装
置においては、一般に復調されたベースバンド信
号をデイジタル信号に変換するために、所定の周
期ならびにタイミング位相を有するタイミング信
号を必要とし、このタイミング信号の発生手段と
して、一般に、復調ベースバンド信号より所定の
タイミング信号を再生するタイミング同期回路が
用いられている。 第1図に示されるのは、従来の復調装置の1例
で、第1の位相検波器1と、第2の位相検波器2
と、π/2位相推移器3と、2ビツトA/Dコン
バータ4および5と、搬送波再生回路6と、全波
整流回路7および8と、位相調整回路9および1
0と、位相比較器11、低域ろ波器12および電
圧制御発振器13より成る第1のタイミング同期
回路14と、第1のタイミング同期回路と同様の
構成内容および構能を有する第2のタイミング同
期回路とを備えている。 この従来例は、4相位相変調波に対する復調装
置の場合を示しており、4相位相変調信号Sは2
分岐されて、それぞれ第1および第2の位相検波
器1および2に入力される。一方、搬送波再生回
路6からは所定の位相の搬送波再生信号が出力さ
れ、2分岐されてπ/2位相推移器3を介して相
互にπ/2ラジアンの位相差を有する基準信号と
して、それぞれ第1および第2の位相検波器に供
給される。第1および第2の位相検波器1および
2においては、2分岐された4相位相変調信号S
が、前記基準信号を介して同期検波され、それぞ
れ2値ベースバンド信号として2ビツトA/Dコ
ンバータ4および5に送られるとともに、対応す
る全波整流回路7および8に入力される。全波整
流回路7および8においては、それぞれの2値ベ
ースバンド信号は2逓倍され、タイミング信号が
抽出される。この抽出信号は、それぞれ第1およ
び第2のタイミング同期回路14および15に入
力されるが、これらのタイミング同期回路の動作
内容については、どちらか一方について説明すれ
ば十分であるので、第1のタイミング同期回路を
選択して説明するものとする。 第1のタイミング同期回路14において、全波
整流回路7から出力される前記抽出タイミング信
号は、位相比較器11に入力されるが、位相比較
器11、低域ろ波器12および電圧制御発振器1
3は位相同期系を形成しており、電圧制御発振器
13からは、前記抽出タイミング信号に位相同期
し、且つ等価的な狭帯域通過特性によりジツタ成
分を抑圧された再生タイミング信号が出力され
る。この再生タイミング信号は位相変調回路9に
入力され、位相を調整されて2ビツトA/Dコン
バータ4に入力される。同様に、第2のタイミン
グ同期回路15においても、全波整流回路8から
入力される抽出タイミング信号に対応して、ジツ
タ成分を抑圧された再生タイミング信号が出力さ
れ、位相調整回路10において位相調整されて2
ビツトA/Dコンバータ5に入力される。 2ビツトA/Dコンバータ4および5において
は、前述のように、それぞれ第1および第2の位
相検波器1および2から入力される2値ベースバ
ンド信号が、それぞれ位相調整回路9および10
を経由して入力される前記タイミング信号により
サンプリング整形されてデイジタル変換され、デ
ータ信号X1およびY1として出力される。2ビツ
トA/Dコンバータ4および5からは、前記デー
タ信号X1およびY1とともに、それぞれデータ信
号X2およびY2も出力され、これらのデータ信号
X1,X2,Y1およびY2は搬送波再生回路6に入力
され、所定の搬送波再生信号が生成される。この
搬送波再生信号は2分されて、一方は直接第1の
位相検波器1に入力され、他方はπ/2位相推移
器3を経由して第2の位相検波器2に入力され
る。第1および第2の位相検波器1および2の作
用については既に前述したとおりである。また、
搬送波再生回路6の作用については、例えば搬送
波再生回路(特開昭57−131151)等に詳記されて
いるので説明を省略する。 この従来の復調装置において、タイミング信号
再生用として用いられているタイミング同期回路
においては、復調ベースバンド信号がA/Dコン
バータにおいて最適タイミングでサンプリングさ
れるようにするために、前述のように、位相調整
回路9および10を用いて位相調整をしなければ
ならないという運用上の欠点がある。 (発明の目的) 本発明の目的は上記の欠点を除去し、A/Dコ
ンバータから出力されるデータ信号を参照してタ
イミング信号に対する位相制御系を形成して、位
相調整を要することなく、常時最適タイミングに
おいて復調ベースバンド信号をサンプリング整形
することのできる復調装置を提供することにあ
る。 (発明の構成) 本発明の復調装置は、N(N=2、4、8、16、
…)相位相変調方式またはL2(L=2、3、4、
…)値直交振幅変調方式による、所定の帯域制限
されたデイジタル搬送波変調信号をそれぞれ入力
して、相互にπ/2ラジアンの相位差を有する搬
送波再生信号を介して同期検波し、所定の一対の
復調ベースバンド信号を生成する第1および第2
の一対の相位検波器と、 前記一対の復調ベースバンド信号の帯域制限さ
れた信号を入力して、所定のタイミング信号によ
るサンプリング整形作用を介してデイジタル変換
し、それぞれ所定のk(1以上の整数)系列のデ
ータ信号として出力する一対のkビツトA/Dコ
ンバータと、 前記一対のA/Dコンバータから出力される一
対のk系列のデータ信号の内の、少くとも2系列
以上の特定のデータ信号を入力して、前記デイジ
タル搬送波変調信号の搬送波信号に対応する搬送
波再生信号を生成し、前記一対の位相検波器に対
する同期検波用として出力する搬送波再生回路
と、 前記搬送波再生回路から出力され2分岐される
前記搬送波再生信号を、前記一対の位相検波器に
対して同期検波用として供給するために、相互に
π/2ラジアンの位相差を付与するπ/2位相推
移器と、 前記タイミング信号を生成する手段として、前
記タイミング信号の発振源を形成する固定周波数
発振器の出力信号の位相を、少くとも1系統の所
定の位相制御信号を介して自動的に制御調整する
少くとも1個の可変位相器と、前記一対のA/D
コンバータから出力される一対のk系列のデータ
信号の内の、特定の極性判別用のデータ信号を入
力して、前記A/Dコンバータのサンプリング点
における前記帯域制限されたベースバンド信号の
微係数の極性を判別する極性判別回路と、前記極
性判別回路とともにタイミング同期システムの位
相制御信号検出系を形成し、前記極性判別回路か
ら出力される所定の極性判別信号を参照して、前
記一対のA/Dコンバータから出力されるk系列
のデータ信号の内の、所定のベースバンド信号の
位置判別用データ信号に対して、所定の論理操作
を行うことにより前記位相制御信号を生成して出
力する論理回路と、により形成される所定のタイ
ミング同期回路と、 を備えて構成される。 (発明の実施例) 以下、本発明について図面を参照して詳細に説
明する。 第2図は、本発明の第1の実施例の要部を示す
ブロツク図で、4相位相変調方式による復調装置
の場合を示す。図において、本実施例は、第1の
位相検波器16と、第2の位相検波器17と、
π/2位相推移器18と、2ビツトA/Dコンバ
ータ19および20と、搬送波再生回路21と、
極性判別回路22、論理回路23、低域ろ波器2
4、可変位相器25および固定周波数発振器26
より成るタイミング同期回路27とを備えてい
る。 第2図において、中間周波数帯の4相位相変調
信号Sが2分岐されて、第1および第2の位相検
波器16および17と、2ビツトA/Dコンバー
タ19および20とを経由して、データ信号X1
X2,Y1およびY2に変換されて出力される動作過
程については、既に従来例について説明したとお
りである。従つて、本発明の主眼となるタイミン
グ同期回路27の動作内容に焦点をおいて説明す
る。 第2図に示される第1の実施例について説明す
る前に、第3図aおよびbに示されるタイミング
同期系の動作説明図を参照して、タイミング同期
回路の動作原理について説明する。 第3図aにおいて、m1〜m4は帯域制限された
2値ベースバンド信号の波形を示しており、この
帯域制限された2値ベースバンド信号は、所定の
2ビツトA/Dコンバータにおいてサンプリング
され、第3図aに示される基準レベルl1、l2およ
びl3により識別されて、データ信号X1およびX2
に変換される。このデータバンド信号mとデータ
信号X1およびX2との関係は、下記の第1表に示
されるとおりである。
【表】 第3図bにおけるT-1、T0およびT1は、3タ
イムスリツト間における最適サンプリング点を表
わしており、今、信号m1〜m4がサンプリング点
T-1〜T1においてサンプリングされると、ベース
バンド信号の位置(A-1、a-1、B0、b0、C1、c1
を判別しているデータ信号X2は、“1”または
“0”が等確率で出力されるが、仮に+Δtまたは
−Δtのタイミングにおいてサンプリングされる
場合には、データ信号X2の出力は下表のように
なる。
【表】 上記の第2表より、データ信号X2において、
ベースバンド信号の波形m1〜m2、すなわちT0
点における微係数の極性が正であるベースバンド
信号の場合には、サンプリング点が+Δtになつ
た時には常に“1”、反対に、−Δtになつた時に
は常に“0”となる。他方、波形m3〜m4、すな
わちT0時点における微係数の極性が負であるベ
ースバンド信号の場合には、前記m1〜m2の波形
の場合の逆極性のデータ信号X2を得ることがで
きるので、データ信号X2の極性を反転すること
により、波形m3〜m4の場合と同じデータ信号を
得ることができる。従つて、上述のようにベース
バンド信号のT0時における微係数の極性を判別
し、その判別結果を参照して、データ信号X2
対して所定の論理操作を行えば、その出力信号
は、前記サンプリング点のずれを検出する誤差信
号となり得ることは明らかである。 次に、前述の第2図に示される本発明の第1の
実施例の動作について説明する。図において、第
1の位相検波器16から出力され帯域制限された
ベースバンド信号は、2ビツトA/Dコンバータ
19に入力されて、可変位相器25を経由して送
られてくるタイミング信号によりサンプリング整
形されて、データ信号X1およびX2として出力さ
れる。2ビツトA/Dコンバータ19の動作につ
いては、第3図aおよびbと第1表とを参照して
既に説明したとおりで、所定の基準レベルl1、l2
およびl3によりベースバンド信号mが識別され
て、データ信号X1およびX2に変換される。デー
タ信号X1は、所定のデータ信号として出力され
るとともに、同時に極性判別回路22に入力され
る。極性判別回路22は、帯域制限されたベース
バンド信号の波形m1〜m4を判別する機能を有し
ており、出力される信号Gは、波形m1〜m2の場
合には“1”となり、また信号は、波形m3
m4の場合に“1”となる。論理回路23は、2
ビツトA/Dコンバータ19から入力されるデー
タ信号X2を、信号が“1”の場合に極性反転
させ、また、信号Gおよびの双方が“0”の場
合には、波形m1〜m4のうちいずれかの波形で、
最も近い過去のデータ信号X2を保持する回路を
備えており、この結果、論理回路23の出力に
は、2ビツトA/Dコンバータ19におけるサン
プリング点のずれを検出する、所定の誤差信号が
得られる。この誤差信号を、タイミング信号同期
回路の位相制御信号として、低域ろ波器24を介
して可変位相器25に供給してやることにより、
固定周波数発振器26から出力される所定のタイ
ミング信号の位相が、自動的に制御調整されるタ
イミング同期システムが形成され、2ビツトA/
Dコンバータ19および20に対して、常に最適
タイミングにおいてタイミング信号が供給される
こととなる。 なお、第4図に示されるのは、極性判別回路2
2および論理回路23の一実施例で、前者は、D
タイプ・フリツプフロツプ28〜30と、振幅比
較器31とを備え、後者は、Dタイプ・フリツプ
フロツプ32,33,40と、OR/NORゲート
34と、ANDゲート35,36,39と、ORゲ
ート37,38とを備えている。図において、極
性判別回路22においては、データ信号X1およ
びタイミング信号Tの入力に対応して、Dタイ
プ・フリツプフロツプ28,29,30は、3ビ
ツトのメモリとして動作し、Dタイプ・フリツプ
フロツプ28および30の出力y1およびy-1は振
幅比較器31に入力される。振幅比較器31は、
2ビツトA/Dコンバータ19における、サンプ
リング点T0でのベースバンド信号の微係数の極
性を判別する機能を有し、サンプリング点T-1
よびT1でのデータ比較により、前記微係数の極
性判別を行つている。すなわち、データ出力y-1
およびy1において、“0”から“1”に変化する
時には微係数の極性を正とし、“1”から“0”
に変化する時には微係数の極性は負とする。振幅
比較器31からは、極性を判定する信号Gおよび
Gが出力されるが、ベースバンド信号の波形が
m1〜m2の時にはGは“1”となり、またm3
m4の時にはが“1”となる。 一方、データ信号X2はDタイプ・フリツプフ
ロツプ32および33を介してOR/NORゲート
34に入力され、その出力信号は、それぞれ
ANDゲート35および36に入力される。AND
ゲート35および36と、OR回路38とにより
形成されるゲート回路は、信号Gが“1”の場
合、データ信号X2をそのまま出力し、信号が
“1”の場合、データ信号X2を極性反転させて出
力するように動作する。また、ANDゲート39
は、信号Gおよびのどちらか一方が“1”の場
合にタイミング信号Tを出力し、信号Gおよび
が共に“0”の場合には出力を0とするように動
作する。従つて、Dタイプ・フリツプフロツプ4
0の出力には、ベースバンド信号の波形がm1
m4の状態にある場合には、ORゲート38の出力
がそのまま出力され、波形がm1〜m4の状態以外
の場合には、現時点から最も近い過去のm1〜m4
の波形の、いずれかの時のデータ信号X2を保持
するように動作する。 次に、本発明の第2の実施例について、その動
作を説明する。 第5図は、第2の実施例の要部を示すブロツク
図で、4相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第1の位相検波器41と、第2の位相検波器
42と、π/2位相推移器43と、2ビツトA/
Dコンバータ44および45と、搬送波再生回路
46と、極性判別回路47および48、論理回路
49および50、可算回路51、低域ろ波器5
2、可変位相器53および固定周波数発振器54
より成るタイミング同期回路55とを備えてい
る。 第5図において、4相位相変調信号Sに入力に
対応する、第1および第2の位相検波器41およ
び42、π/2位相推移器43、2ビツトA/D
コンバータ44および45、搬送波再生回路46
等の動作については、従来例の説明において動作
説明が行われているので省略する。このことは、
以下の各実施例の説明の場合においても同様であ
る。 第2の実施例は、極性判別回路47および論理
回路49より成る位相制御信号検出系と、極性判
別回路48および論理回路50より成る位相制御
信号検出系とを含む、2系統の位相制御信号検出
系がタイミング同期回路55に備えられ、且つ、
固定周波数発振器54から出力されるタイミング
原信号が、可変位相器53を介して自動的に位相
調整されて、1系統のタイミング信号として2ビ
ツトA/Dコンバータ44および45の双方に対
して共通に供給される場合に相当している。 第1および第2の位相検波器41および42か
ら、それぞれ出力される2値ベースバンド信号
は、2ビツトA/Dコンバータ44および45に
入力され、可変位相器53を経由して送られてく
る共通のタイミング信号によるサンプリング整形
作用を介してデイジタル化されて、デイジタル信
号X1、X2、Y1、およびY2として出力される。デ
ータ信号X1およびY1は、それぞれ極性判別用と
して極性判別回路47および48に送られ、ま
た、データ信号X2およびY2は、それぞれ位置判
別用として論理回路49および50に送られる。 極性判別回路47および論理回路49より成る
位相制御信号検出系と、極性判別回路48および
論理回路50より成る位相制御信号検出系とにお
いて、それぞれ位相制御信号が検出され出力され
る動作については、前述の第1の実施例の場合と
同様である。論理回路49および50から出力さ
れる位相制御信号は加算回路51において加算さ
れ、低域ろ波器52を経由して可変位相器53に
入力されて、固定周波数発振器54から送られて
くるタイミング信号の位相を制御調整する。この
結果、可変位相器53から出力されるタイミング
信号は、2ビツトA/Dコンバータ44および4
5に対して、常に最適タイミングにおいて供給さ
れることとなる。 次に、本発明の第3の実施例について、その動
作を説明する。 第6図は、第3の実施例の要部を示すブロツク
図で、4相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第1の位相検波器56と、第2の位相検波器
57と、π/2位相推移器58を、2ビツトA/
Dコンバータ59および60と、搬送波再生回路
61と、極性判別回路62および63、論理回路
64および65、低域ろ波器66および67、可
変位相器68および70、および固定周波数発振
器69より成るタイミング同期回路71とを備え
ている。 第3の実施例は、極性判別回路62および論理
回路64より成る位相制御信号検出系と、極性判
別回路63および論理回路65より成る位相制御
信号検出系とを含む、2系統の位相制御信号検出
系がタイミング同期回路71に備えられ、且つ、
固定周波数発振器69から出力されるタイミング
原信号が、2個の可変位相器68および70を介
して自動的に位相調整されて、2系統のタイミン
グ信号として、2ビツトA/Dコンバータ59お
よび60のそれぞれに対して独立に供給される場
合に相当している。 なお、タイミング同期回路71の基本的な動作
内容は、前述の第1の実施例の場合と同様であ
る。 次に、本発明の第4の実施例について、その動
作を説明する。 第7図は、第4の実施例の要部を示すブロツク
図で、16値直交振幅変調方式による復調装置に対
する本発明の一適用例である。図において、本実
施例は、第1の位相検波器72と、第2の位相検
波器73と、π/2位相推移器74と、3ビツト
A/Dコンバータ75および76と、搬送波再生
回路77と、極性判別回路78、論理回路79、
低域ろ波器80、可変位相器81および固定周波
数発振器82より成るタイミング同期回路83と
を備えている。 第4の実施例は、16値直交振幅変調信号Sの入
力に対応して、A/Dコンバータとしては、一対
の3ビツトA/Dコンバータ75および76が備
えられており、極性判別回路78に対する極性判
別用信号としては、3ビツトA/Dコンバータ7
5から出力されるデータ信号X1およびX2が参照
され、またベースバンド信号の位置判別用として
は、3ビツトA/Dコンバータから出力される3
系列のデータ信号の内の、データ信号X3が論理
回路79に入力されている。 第1および第2の位相検波器72および73、
π/2位相推移器74および搬送波再生回路77
等の動作については、前述の各実施例の場合と同
様であり説明は省略する。第7図における、極性
判別回路78の1実施例が第10図に示されてい
る。第10図に示されるように、極性判別回路7
8は、Dタイプ・フリツプフロツプ108〜11
3と、振幅比較器114とにより形成されてい
る。極性判別回路78に入力されるデータ信号
X1およびX2と、タイミング信号Tとに対応して、
Dタイプ・フリツプフロツプ108および111
の出力には、データ信号X1およびX2のサンプリ
ング点T1時におけるデータy1が得られ、Dタイ
プ・フリツプフロツプ110および113の出力
には、データ信号X1およびX2のサンプリング点
T-1時におけるデータy-1が得られる。これらデ
ータy1およびy-1は、振幅比較114に入力され、
それらのレベルが論理演算処理されて、3ビツト
A/Dコンバータ75に入力される4値ベースバ
ンド信号の微系数の極性が判別される。今、T-1
時の4値信号をE-1とし、T1時の4値信号をE1
すると、振幅比較器114においてはE1−E-1
Mが演算され、Mが正、すなわちT0時における
微係数が正の時には、信号Gは“1”として出力
され、Mが負、すなわちT0時における微係数が
負の時には、信号が“1”として出力される。
なお、上記のE-1およびE1は、Dタイプ・フリツ
プフロツプ108,110,111および113
の出力から、上述のように、振幅比較器114に
おける論理演算処理作用の一環として得られる。 上述のように、極性判別回路78からは信号G
およびが出力され、論理回路79に入力される
が、論理回路79の動作については、前述の各実
施例の場合と同様であり、低域ろ波器80を経由
して位相制御信号が可変位相器81に入力され、
固定周波数発振器82から出力されるタイミング
原信号の位相が調整されて、3ビツトA/Dコン
バータ75および76に対して、共通の1系統の
タイミング信号として供給される。 次に、第5の実施例について説明する。 第8図は、第5の実施例の要部を示すブロツク
図で、16値直交振幅変調方式による復調装置に対
する本発明の一適用例である。図において、本実
施例は、第1の位相検波器84と、第2の位相検
波器85と、π/2位相推移器86と、3ビツト
A/Dコンバータ87および88と、搬送波再生
回路89と、極性判別回路90、論理回路91、
低域ろ波器92、可変位相器93および固定周波
数発振器94より成るタイミング同期回路95と
を備えている。 第5の実施例の、前述の第4の実施例と異なる
点は、極性判別回路90に対して、極性判別用と
して入力されるデータ信号がX1のみであり、デ
ータ信号X2を必要としていないことである。こ
の場合における極性判別回路90の一実施例は、
第4図に示される極性判別回路22と同様であ
り、データ信号X1のみが極性判別用として参照
され、信号Gおよびが論理回路91に送られ
る。論理回路91から出力される位相制御信号が
低域ろ波器92を経由して可変位相器93に入力
され、固定周波数発振器94から出力されるタイ
ミング原信号の位相が制御調整されて、所定のタ
イミング信号として、3ビツトA/Dコンバータ
87および88に対して共通に供給される動作に
ついては、前述の第4の実施例の場合と同様であ
る。 なお、前述の第4および第5の実施例における
比較対比より明らかなように、第4の実施例にお
いては、3ビツトA/Dコンバータ75から出力
される3系列のデータ信号X1、X2、およびX3
内の、2系列のデータ信号X1およびX2が、極性
判別用として極性判別回路78に対して参照され
ており、第5の実施例においては、3ビツトA/
Dコンバータ87から出力される3系列のデータ
信号X1、X2およびX3の内の、1系列のデータ信
号X1のみが、極性判別用として極性判別回路9
0に対して参照されていることである。 次に、第6の実施例について説明する。 第9図は、第6の実施例の要部を示すブロツク
図で、64値直交振幅変調方式による復調装置に対
する本発明の一適用例である。図において、本実
施例は、第1の位相検波器96と、第2の位相検
波器97と、π/2位相推移器98と、4ビツト
A/Dコンバータ99および100と、搬送波再
生回路101と、極性判別回路102、論理回路
103、低域ろ波器104、可変位相器105お
よび固定周波数発振器106より成るタイミング
同期回路107とを備えている。 第6の実施例の、前述の第5の実施例と異なる
点は、64値振幅変調方式に対応して、A/Dコン
バータが、一対の4ビツトA/Dコンバータ99
および100により形成されていることであり、
極性判別回路102に対する極性判別用の参照信
号としては、第5の実施例の場合と同様に、4ビ
ツトA/Dコンバータ99から出力されるデータ
信号X1のみが用いられている。 なお、上記の説明においては、本発明の実施例
として、4相位相変調方式、16値直交振幅変調
方式および64値直交振幅変調方式等による復調装
置に対する適用例について説明を行つているが、
本発明の適用範囲は、上記の多相位相変調方式お
よび多値直交振幅変調方式の範囲に限定されるも
のではなく、N=2、4、8、16、……、および
L2=2、3、4、……、により規定されるよう
に、一般的には更に多相のN相位相変調方式、お
よび更に多値のL2値直交振幅変調方式による復
調装置に対しても有効に適用できることは言うま
でもない。 (発明の効果) 以上詳細に説明したように、本発明は、A/D
コンバータから出力されるデータ信号の内の、特
定のデータ信号を参照して形成されるタイミング
同期系を具備するタイミング同期回路を適用する
ことにより、前記A/Dコンバータに供給される
タイミング信号に対する位相調整作用を全く不要
とし、常時に最適タイミングにおいて復調ベース
バンド信号をサンプリング整形することができる
という効果がある。
【図面の簡単な説明】
第1図は、従来の復調装置の要部を示すブロツ
ク図、第2図、第5図、第6図、第7図、第8図
および第9図は、それぞれ、第1、第2、第3、
第4、第5および第6の実施例の要部を示すブロ
ツク図、第3図はタイミング同期系の動作説明
図、第4図は、極性判別回路および論理回路の実
施例の要部を示すブロツク図、第10図は極性判
別回路の他の実施例の要部を示すブロツク図であ
る。 図において、1,16,41,56,72,8
4,96……第1の位相検波器、2,17,4
2,57,73,85,97……第2の位相検波
器、3,18,43,58,74,86,98…
…π/2位相推移器、4,5,19,20,4
4,45,59,60……2ビツトA/Dコンバ
ータ、6,21,46,61,77,89,10
1……搬送波再生回路、7,8……全波整流回
路、9,10……位相調整回路、11……位相比
較器、12,24,52,66,67,80,9
2,104……低域ろ波器、13……電圧制御発
振器、14,15,27,55,71,83,9
5,107……タイミング同期回路、22,4
7,48,62,63,78,90,102……
極性判別回路、23,49,50,64,65,
79,91,103……論理回路、25,53,
68,70,81,93,105……可変位相
器、26,54,69,82,94,106……
固定周波数発振器、28〜30,32,33,4
0,108〜113……Dタイプ・フリツプフロ
ツプ、31,114……振幅比較器、34……
OR/NOR……ゲート、35,36,39……
ANDゲート、37,38……ORゲート、51…
…加算回路。

Claims (1)

  1. 【特許請求の範囲】 1 N(N=2、4、8、16、…)相位相変調方
    式またはL2(L=2、3、4、…)値直交振幅変
    調方式による、所定の帯域制限されたデイジタル
    搬送波変調信号をそれぞれ入力して、相互にπ/
    2ラジアンの位相差を有する搬送波再生信号を介
    して同期検波し、所定の一対の復調ベースバンド
    信号を生成する第1および第2の一対の位相検波
    器と、 前記一対の復調ベースバンド信号の帯域制限さ
    れた信号を入力して、所定のタイミング信号によ
    るサンプリング整形作用を介してデイジタル変換
    し、それぞれ所定のk(1以上の整数)系列のデ
    ータ信号として出力する一対のkビツトA/Dコ
    ンバータと、 前記一対のA/Dコンバータから出力される一
    対のk系列のデータ信号の内の、少くとも2系列
    以上の特定のデータ信号を入力して、前記デイジ
    タル搬送波変調信号の搬送波信号に対応する搬送
    波再生信号を生成し、前記一対の位相検波器に対
    する同期検波用として出力する搬送波再生回路
    と、 前記搬送波再生回路から出力され2分岐される
    前記搬送波再生信号を、前記一対の位相検波器に
    対して同期検波用として供給するために、相互に
    π/2ラジアンの位相差を付与するπ/2位相推
    移器と、 前記タイミング信号を生成する手段として、前
    記タイミング信号の発振源を形成する固定周波数
    発振器の出力信号の位相を、少くとも1系統の所
    定の位相制御信号を介して自動的に制御調整する
    少くとも1個の可変位相器と、前記一対のA/D
    コンバータから出力される一対のk系列のデータ
    信号の内の、特定の極性判別用のデータ信号を入
    力して、前記A/Dコンバータのサンプリング点
    における前記帯域制限されたベースバンド信号の
    微係数の極性を判別する極性判別回路と、前記極
    性判別回路とともにタイミング同期システムの位
    相制御信号検出系を形成し、前記極性判別回路か
    ら出力される所定の極性判別信号を参照して、前
    記一対のA/Dコンバータから出力されるk系列
    のデータ信号の内の、所定のベースバンド信号の
    位置判別用データ信号に対して、所定の論理操作
    を行うことにより前記位相制御信号を生成して出
    力する論理回路と、により形成される所定のタイ
    ミング同期回路と、 を備えることを特徴とする復調装置。 2 前記タイミング同期回路に、前記極性判別回
    路および論理回路より成る1系統の位相制御信号
    検出系が備えられており、この1系統の位相制御
    信号検出系に対応して、前記帯域制限されたベー
    スバンド信号の微係数の極性判定用として、前記
    一対のA/Dコンバータの内の、所定の一方の
    A/Dコンバータから出力される、特定の(k−
    1)系列または特定の1系列のデータ信号のいず
    れかが参照されるとともに、前記1系統の位相制
    御信号検出系に対応して生成される1系統のタイ
    ミング信号が、前記一対のA/Dコンバータに対
    して共通に供給される特許請求の範囲第1項記載
    の復調装置。 3 前記タイミング同期回路に、前記極性判別回
    路および論理回路より成る2系統の位相制御信号
    検出系が備えられており、この2系統の位相制御
    信号検出系に対応して、前記帯域制限されたベー
    スバンド信号の微係数の極性判定用として、前記
    一対のA/Dコンバータかられぞれ出力される、
    特定の(k−1)系列または特定の1系列のデー
    タ信号のいずれかが、それぞれ参照されるととも
    に、前記2系統の位相制御信号検出系に対応して
    生成される1系統のタイミング信号が、前記一対
    のA/Dコンバータに対して共通に供給される特
    許請求の範囲第1項記載の復調装置。 4 前記タイミング同期回路に、前記極性判別回
    路および論理回路より成る2系統の位相制御信号
    検出系が備えられており、この2系統の位相制御
    信号検出系に対応して、前記帯域制限されたベー
    スバンド信号の微係数の極性判定用として、前記
    一対のA/Dコンバータからそれぞれ出力され
    る、特定の(k−1)系列または特定の1系列の
    データ信号のいずれかが、それぞれ参照されると
    ともに、前記2系統の位相制御信号検出系に対応
    して生成される2系統のタイミング信号が、それ
    ぞれ対応するA/Dコンバータに対して独立に供
    給される特許請求の範囲第1項記載の復調装置。
JP59126809A 1984-06-20 1984-06-20 復調装置 Granted JPS615661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59126809A JPS615661A (ja) 1984-06-20 1984-06-20 復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59126809A JPS615661A (ja) 1984-06-20 1984-06-20 復調装置

Publications (2)

Publication Number Publication Date
JPS615661A JPS615661A (ja) 1986-01-11
JPH0230222B2 true JPH0230222B2 (ja) 1990-07-05

Family

ID=14944489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59126809A Granted JPS615661A (ja) 1984-06-20 1984-06-20 復調装置

Country Status (1)

Country Link
JP (1) JPS615661A (ja)

Also Published As

Publication number Publication date
JPS615661A (ja) 1986-01-11

Similar Documents

Publication Publication Date Title
US4528512A (en) Timing synchronizing circuit for demodulators
US5170131A (en) Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor
JPH0428185B2 (ja)
US4618830A (en) PSK demodulator using asynchronous local oscillator
JPH0230222B2 (ja)
JPH0234548B2 (ja)
JPS6331987B2 (ja)
JPS6210950A (ja) デイジタル無線通信方式
JPH0326934B2 (ja)
JP3312658B2 (ja) クロック位相誤差検出方法および回路
JPH0323021B2 (ja)
JP2748727B2 (ja) 搬送波同期回路
JPH0118616B2 (ja)
JPH0334705B2 (ja)
JP3364775B2 (ja) クロック位相誤差検出回路
JP3487221B2 (ja) クロック再生装置およびクロック再生方法
JPH0479183B2 (ja)
JPS60189354A (ja) 通信方式
JP2689922B2 (ja) 復調装置
JPH0423458B2 (ja)
JPH04297168A (ja) キャリア再生装置
JPH0513414B2 (ja)
JPH0412661B2 (ja)
JPS59101951A (ja) 直交同期検波方式
JPH0227862B2 (ja)