JPS6156661B2 - - Google Patents

Description

【発明の詳細な説明】 ＜技術分野＞ 本発明はフアクシミリ装置の画像情報の伝送方
式に関するものであり、特に余白ライン又は余白
ラインに近い状態（黒情報が少ない）などの情報
量の少ない場合に、この伝送時間を短くできるよ
うに成したものである。

＜従来技術及びその問題点＞ 一般にフアクシミリ装置においてはこの送信局
は伝送すべき画像を読取り、この画情報を符号化
して送信し、他方受信局においてはこの符号化情
報より画情報に復号して記録する。この場合、
CITT勧告Ｇ規格によれば伝送時間は記録手段
の記録速度によつて一走査ラインの伝送時間が異
なることから、一走査ライン当り20ｍｓ、10ｍ
ｓ、５ｍｓと伝送時間が夫々定められている。

従つて、送信手順においては、受信局側の記録
手段の特性によつて上記のいずれかの時間を選択
し、その時間に従つて画情報を送信するものであ
る。

例えば、一走査ラインの最小伝送時間として10
ｍｓを選択して全余白ラインを送信する場合に、
上記CITT勧告（Ｇ規格）によれば、そのデー
タ符号とライン終端符号（EOL）を合せて29ビ
ツト必要となる。そのため、一般に使用されてい
る9600BPSモデムを用いて伝送するとするなら
ば、このモデムは10ｍｓに対して96ビツト伝送す
ることから、前記29ビツト送つた後の67ビツト分
についてはフイル（“０”に可変長信号列）を挿
入する必要がある。従つて、この挿入されたフイ
ルの分（前記の例の67ビツト分）だけ無駄な時間
を費すことになる。

換言すると、従来では画像情報の状態に関係な
く、予め決定（選択）した伝送時間に従つて伝送
するだけであり、上述の如く全白ライン又はそれ
に近い状態などの情報量の少ない時間でも、わざ
わざフイル（“０”の可変長信号列）を挿入した
決められた時間で画一的に送るものであつた。

＜本発明の目的＞ 本発明は上記のような点に鑑み、予め決定（選
択）した一走査ラインの最小伝送時間を、画像情
報の状態に応じてつまり全白ライン又はそれに近
い状態等の情報量の少ない時には一走査ラインの
最小伝送時間の短い別の最小伝送時間に切換える
ことで伝送時間の短縮を計つたものである。

例えば記録に感熱記録を用いるとするならば、
技術的な制約により一走査ラインの最小伝送時間
として10ｍｓ必要とする。このため、決められた
一走査ラインの最小伝送時間20ｍｓ、10ｍｓ、５
ｍｓの中から、10ｍｓを選択して該時間で画像情
報を伝送すると共にこの画像情報の状態が全白ラ
インであつた場合には前記10ｍｓより短い最小伝
送時間である５ｍｓに切換える。この時、
9600BPSモデムであれば５ｍｓで48ビツト伝送す
ることから、全白ラインのビツト数である29ビツ
トを送つた後は19ビツトのフイル（“０”に可変
長信号列）を挿入するだけでよい。従つて全白ラ
インの画像情報を５ｍｓで送ることができ、従来
の10ｍｓより倍の短い時間にできることになる。

なお、受信局は全白ラインであれば１ライン分
だけの紙送りを行うが、５ｍｓ以内に１ラインの
紙送りを完了させ得る。

＜実施例＞ 以下、本発明について図面と共に詳細に説明す
る。

第１図は本発明フアクシミリ装置の送信側の構
成を示すブロツク図であり、第２図は同装置の受
信側の構成を示すブロツク図である。

これら第１図及び第２図において、１はCCD
イメージセンサ、２は読取処理回路、３はライン
メモリ、４は符号化回路、５は伝送制御回路、６
はモデム及びNCU部、７は１ライン全白検出回
路、８は送信パルスモータ、９は全体をコントロ
ールするコントロール回路、１０は復号化回路、
１１は記録処理回路、１２は記録回路、１３は受
信パルスモータである。なお、図において＝のラ
インはデータラインを、−のラインは制御信号ラ
インを示している。

前記送信側（第１図）の動作は、コントロール
回路９からの指示により、先ず送信パルスモータ
８を駆動して原稿を送ると共に原稿の画情報を
CCDイメージセンサ１から読取処理回路２を介
してラインメモリ３に取り込む。この時、全白検
出回路７に読み取つた画情報が全白か否かの情報
が残る。

次にコントロール回路９は、ラインメモリ３を
読み出し、それを符号化回路４に供給して画情報
を符号化する。一走査ラインの符号化が終わる
と、コントロール回路９は前記の全白検出回路７
を参照して一走査ラインの最小伝送時間を決定
し、符号データとＥＬ符号の間のフイル符号の
数をコントロールする。

即ち、一走査ラインの伝送フオーマツトは第４
図に示す様になつており、今、上述した例の如く
一走査ラインの最小伝送時間（Ｔ）として10ｍｓ
を選択し、該時間で画像情報を伝送するとするな
らば、前記の最小伝送時間Ｔ＝10ｍｓ内はEOL
符号４１、データ符号４２そして画像情報の状態
（情報量の少ない時）によつてフイル符号４３が
挿入される。

従つて、前記コントロール回路９は一走査ライ
ンの画情報が余白でなければ、最小伝送時間はそ
のまま10ｍｓとした上で、符号データとＥＬ符
号の合計ビツトが10ｍｓを越えれば、そのまま伝
送させるが、前記合計ビツトが10ｍｓを越えなけ
れば、10ｍｓになる迄フイル符号（“０”）を追加
する。

又、一走査ラインの画情報が全白であれば、一
走査ラインの最小伝送時間を５ｍｓに切換え、そ
して符号データとＥＬ符号の合計ビツトが５ｍ
ｓを越える迄フイル符号を追加する。この制御構
成については第３図に、より具体的に示してい
る。

前記の如く制御された符号化情報はコントロー
ル回路９内の符号バツフアに一旦ストアされ、そ
の後伝送制御回路５を介してモデム及びNCU部
６から回線に送出される。

この一走査ライン毎の動作を繰返し行ない原稿
がなくなると最終ラインの符号データの後に
RTC符号（EOL符号を６連続させた符号）を付
加して送出するものである。

上記送信側に対し、第２図の受信側において
は、NCU及びモデム６から伝送制御回路５を介
してコントロール回路９内の符号バツフアに符号
データがストアされる。又コントロール回路９は
復号化回路１０とラインメモリ３を用いて、符号
データを画情報に復号変換する。

この時全白検出回路７に一走査ラインの画情報
が全白か否かの情報をセツトする様になつてい
る。１ライン復号終了は符号データの次のＥＬ
符号を検出した時点であり、その時、全白検出回
路７を参照する。

その結果全白でなければ、コントロール回路９
により、ラインメモリ３を動作させて、記録処理
回路１１に画情報を渡す。それれと同時に受信パ
ルスモータ１３を駆動して記録紙送りをする。

記録処理回路１１は渡された画情報をストア
し、前ラインの画情報を記録回路１２は送り記録
する。この時、記録終了迄10ｍｓを要する。

また、全白であれば、コントロール回路９によ
る受信パルスモータ１３を駆動して１ラインの紙
送りを行わせる。この紙送りは５ｍｓ以内で行わ
れる。

次に上述したコントロール回路９による１走査
ラインの画情報に基づく最小伝送時間10ｍｓ又は
５ｍｓの切換え制御構成について第３図と共に説
明する。

フリツプフロツプ（Ｆ／Ｆ）３１，３２は１ラ
インの全白を検知する第１図及び第２図における
全白検出回路７を構成するものであり、このＦ／
Ｆ３１のセツト入力にはオアゲート３０を介して
第１図の読取処理回路２からの画情報Ｓと第２図
の復号化回路１０からの画情報S′が入力されれ
る。

そのため、一走査ラインの画情報に黒情報
（“１”）があれば、オアゲート３０を介してセツ
ト入力が印加されて該Ｆ／Ｆ３１はセツト状態と
なる。また、Ｆ／Ｆ３１のリセツト端子には
EOLコード信号あるいは受信された際に該コン
トロール回路９より発生されるEOL制御信号が
供給されてリセツトされる。

他方Ｆ／Ｆ３２は前記Ｆ／Ｆ３１の出力がＤ入
力に供給されまたクロツク端子Ｃには一走査ライ
ンのビツト数（例えば1728ビツト）の容量を有す
るカウンタ３３のキヤリー出力が供給されてい
る。

従つて、前記Ｆ／Ｆ３２はＦ／Ｆ３１がセツト
している場合つまり１ライン中に黒情報がある場
合に、このカウンタ３３のキヤリー出力（１ライ
ンの最後のビツトをカウントした後）によつてセ
ツト状態となる。

換言すると、前記Ｆ／Ｆ３２がセツト状態にあ
るとライン中に黒情報があることを示しまたＦ／
Ｆ３２がリセツト状態にあるとラインが全白ライ
ンであることを示すものである。

上記したカウンタ３３は基準クロツクCLが供
給され、ラインの各ビツトに対応して順次基準ク
ロツクのカウントを行なうと共に上記したEOL
制御信号EOLによつてリセツトされる。

３４は５ｍｓのタイマー回路であり、２５は10
ｍｓのタイマー回路である。これらのタイマー回
路３４，３５はEOL制御信号（送信の際のEOL
コード送信の初め）によつて起動され、それらの
回路３４，３５の設定時間だけ“１”出力する。

このタイマー回路３４の出力は送信モード信号
SEDが他入力として供給されているアンドゲー
ト３６へ導出され、またタイマー回路３５の出力
は送信モード信号SEDが他入力として供給され
ているアンドゲート３７へ導出されている。

前記タイマー回路３４に関連したアンドゲート
３６の入力にはＦ／Ｆ３２のリセツト出力がさら
に印加されており、従つて該アンドゲート３６は
全白検出回路の全白ライン検出時に有効となる。

また、上記タイマー回路３５に関連したアンド
ゲート３７の入力にはＦ／Ｆ３２のセツト出力が
さらに印加されており、従つて該アンドゲート３
６は全白検出回路によつてライン中に黒情報があ
ることを検出している時に有効となる。

３９はフイル信号発生回路であり、上記カウン
タ３３のキヤリー信号によつて起動されると共に
前記アンドゲート３６，３７からの出力がオアゲ
ート３８を介してこの制御信号として入力されて
いる。

即ち、フイル信号発生回路３９にはタイマー回
路３４，３５で規定される10ｍｓ又は５ｍｓの間
駆動されることになるが、一走査ラインのEOL
符号及び符号データの合計ビツトの数と、前記タ
イマー回路３４或は３５で規定される１ラインの
ビツト総数を比較し、その差値分のビツトに回路
３９からのフイル信号が挿入されるように制御さ
れる。従つてフイル信号発生回路３９の出力はコ
ントロール回路９内の符号バツフアへ送られる構
成となつている。

所で前記タイマー回路３４或は３５で規定され
る一走査ラインのビツト総数は、モデム回路６の
モデムスピードにより異なるが、上記例の
9600BPSモデムでは５ｍｓで48ビツト、10ｍｓで
96ビツトとなる。同様に4800BPSモデムでは５ｍ
ｓで24ビツト、10ｍｓで48ビツトとなる。

又、アンドゲート４０には受信モード信号
RCVとＦ／Ｆ３２のリセツト出力が導入されて
おり、受信の際に全白ラインを検出していると該
ゲート４０が開き、該ゲート出力にて受信パルス
モータ１３が駆動して１ラインの紙送りを行わせ
る。

従つて第３図の構成において、Ｆ／Ｆ３２がセ
ツト状態にあつて１ラインの画情報が全白でない
場合にはアンドゲート３７が選択されて一走査ラ
インの最小伝送時間として10ｍｓを規定するタイ
マー回路３５からの出力がフイル信号発生回路３
９で制御信号として入力される。

この場合、コントロール回路９は最小伝送時間
を10ｍｓとし、符号データとEOL符号ビツトの
合計ビツトと10ｍｓのビツト総数（96ビツト）を
比較し、前記合計ビツトが96ビツトを越える場合
にはフイル符号を挿入されずにそのまま96ビツト
の情報を符号バツフアから伝送制御回路５へ転送
される。

また、前記比較で合計ビツトが96ビツトを越え
ない場合には（96ビツト−合計ビツト）の差値ビ
ツト分だけフイル信号発生回路３９からのフイル
信号を挿入し、そしてこのフイル挿入後、符号バ
ツフアから伝送制御回路５へ転送される。

他方、Ｆ／Ｆ３２がリセツト状態にあつて一走
査ラインの画情報が全白ラインである場合にはア
ンドゲート３６が選択されて一走査ラインの最小
伝送時間として５ｍｓを規定するタイマー回路３
４からの出力がフイル信号発生回路３９へ制御信
号として入力される。

従つて、コントロール回路９は一走査ラインの
最小伝送時間を５ｍｓに切換え、符号データと
EOL符号ビツトの合計と５ｍｓのビツト総数
（48ビツト）を比較し、この（48ビツト−合計ビ
ツト）の差値ビツト分だけフイル信号発生回路３
９からのフイル信号を挿入し、そしてこのフイル
挿入後、符号バツフアから伝送制御回路５へ転送
される。

なお、上記の実施例では全白ラインの時だけ一
走査ラインの最小伝送時間を変えるようにした
が、これに限ることなく全白ラインに近い状態
（黒情報が少ない）の場合にも適用できることは
勿論である。この場合は情報のビツト数を計数
し、このビツト数に応じて最小伝送時間を切換え
るようにすればよい。

＜効果＞ この様に本発明にあつては、原稿の画情報が一
走査ライン毎に導入されるメモリと、前記メモリ
に導入された一走査ラインの画情報をチエツクし
て該画情報が全白又は全白に近い情報量の少ない
予定された状態にあるか否かを検出する検出手段
と、前記メモリから送出される一走査ラインの画
情報を符号化するための符号化回路と、一走査ラ
インの最小伝送時間として異なる複数の時間を選
択する手段を含み、一走査ラインの画情報を伝送
する際に予め決められた第１の最小伝送時間を選
択すると共に上記検出手段の上記情報量の少ない
予定された状態の検出時のみ、該検出に応答して
前記第１の最小伝送時間より短い第２の最小伝送
時間を選択する制御回路と、前記制御回路で選択
された一走査ラインの最小伝送時間に基づいて上
記符号化された符号データ長が前記選択された時
間長となるよう符号ビツトの調節を行う手段とを
備えて上記調節された符号データを送信制御回
路、モデム及びNCUを介して所定速度で伝送さ
せるようにしたものであり、特に全白ライン又は
全白ラインに近いような状態では前記一走査ライ
ンの最小伝送時間を短い時間に切換えて伝送させ
ることで画情報の伝送時間を短縮することができ
るという特徴を有する。

【図面の簡単な説明】

第１図は本発明フアクシミリ装置に係る送信側
の構成を示すブロツク図、第２図は同装置に係る
受信側の構成を示すブロツク図、第３図は同装置
の要部構成を示すブロツク図、第４図は１ライン
の伝送フオーマツトを示す図である。 １：CCDイメージセンサ、２：読取処理回
路、３：ラインメモリ、４：符号化回路、５：伝
送制御回路、６：モデム及びNCU、７：全白検
出回路、８：送信パルスモータ、９：コントロー
ル回路、１０：復号化回路、１１：記録処理回
路、１２：記録回路、１３：受信パルスモータ、
３１及び３２：フリツプフロツプ、３３：カウン
タ、３４及び３５：タイマー回路、３９：フイル
信号発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 原稿の画情報が一走査ライン毎に導入される
   メモリと、 前記メモリに導入された一走査ラインの画情報
   をチエツクして該画情報が全白又は全白に近い情
   報量の少ない予定された状態にあるか否かを検出
   する検出手段と、 前記メモリから送出される一走査ラインの画情
   報を符号化するための符号化回路と、 一走査ラインの最小伝送時間として異なる複数
   の時間を選択する手段を含み、一走査ラインの画
   情報を伝送する際に予め決められた第１の最小伝
   送時間を選択すると共に上記検出手段の上記情報
   量の少ない予定された状態の検出時のみ、該検出
   に応答して前記第１の最小伝送時間より短い第２
   の最小伝送時間を選択する制御回路と、 前記制御回路で選択された一走査ラインの最小
   伝送時間に基づいて上記符号化された符号データ
   長が前記選択された時間長となるよう符号ビツト
   の調節を行う手段とを備え、 上記調節された符号データを送信制御回路、モ
   デムを介して所定速度で伝送させるようにしたこ
   とを特徴とするフアクシミリ装置の伝送方式。