JPS6157178A - Ic circuit with limiter circuit - Google Patents
Ic circuit with limiter circuitInfo
- Publication number
- JPS6157178A JPS6157178A JP59178836A JP17883684A JPS6157178A JP S6157178 A JPS6157178 A JP S6157178A JP 59178836 A JP59178836 A JP 59178836A JP 17883684 A JP17883684 A JP 17883684A JP S6157178 A JPS6157178 A JP S6157178A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- limiter
- output
- pins
- limiter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はテレビジョン受像機の輪郭補正回路などのよ
うに語長制限用のリミッタ回路を必要とするデジタル信
号処理装置に適用して好適なリミッタ回路付きIC回路
に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is suitable for application to digital signal processing devices that require a limiter circuit for word length limitation, such as a contour correction circuit for a television receiver. This invention relates to an IC circuit with a limiter circuit.
〔従来の技術〕 〜
例えば、テレビジョン受像機においては画像の輪郭部を
強調して鮮明な画像を再現するため、輪郭補正回路が設
けられる。[Prior Art] For example, a television receiver is provided with a contour correction circuit in order to emphasize the contours of an image and reproduce a clear image.
第3図はその従来例を示すもので、デジタル的に信号処
理され名二端子(1)K供給された輝度信号(nビット
のデジ夛ル信号)Yiはデジタルフィルタで構成された
バイパスフィルタ(2)Ic供給されて画像の輪郭部に
おける高域信号Yhが抽出される。Fig. 3 shows a conventional example of this, in which the luminance signal (n-bit digital signal) Yi, which has been digitally processed and supplied to the second terminal (1), is filtered through a bypass filter ( 2) Ic is supplied to extract the high frequency signal Yh at the outline of the image.
輝度信号Yiはさらにシフトレジスタ(3)に供給され
てバイパスフィルタ(2)の遅延時間に相当する時間だ
け遅延される。遅延された輝度信号Yiと高域信号Yh
とは加算器(4)に供給されろと共に、その出力輝度信
号Yaが必婁【応じて設けられた丸め処理回路(6)を
介して語長制限用のリミッタ回路(7)に祖給、されて
、信号加算等によって生じた冗長な語長が必要な語長ま
で制限される。従って、出力端子(8)には、語長制限
さ□れた輪郭強調後の輝度信号YOが得られる。The luminance signal Yi is further supplied to a shift register (3) and delayed by a time corresponding to the delay time of the bypass filter (2). Delayed luminance signal Yi and high frequency signal Yh
is supplied to the adder (4), and the output luminance signal Ya is sent to the limiter circuit (7) for word length limitation via the correspondingly provided rounding circuit (6). Then, the redundant word length caused by signal addition etc. is limited to the required word length. Therefore, the output terminal (8) receives the edge-enhanced luminance signal YO with word length restriction.
リミッタ回路(7)は究長ビットを制限するためのもの
であるから、−例えば第4図に示すよ′lk構成するこ
とができる。Since the limiter circuit (7) is for limiting the maximum length bit, it can be configured as shown in FIG. 4, for example.
図゛は入力8ビツトの輝度信号Yaを上位2ビット削っ
て6ビツトの輝度信号Yoが得られるようにした場合で
、入力8ビツトの入力輝度信号Yaのうち下位6ビツト
のパラレルデータが選択手段(8)のA端子側に入力さ
れる。また入力輝度信号YaのMSBビットのデータが
B端子のMSB端子に供給されると共に、これをインバ
ータ(9)を介してビット反転されたデータが(MSB
−1)端子からLSB端子までに共通に供給される。The figure shows a case where the upper 2 bits of the input 8-bit luminance signal Ya are removed to obtain a 6-bit luminance signal Yo. It is input to the A terminal side of (8). Furthermore, the data of the MSB bit of the input luminance signal Ya is supplied to the MSB terminal of the B terminal, and the bit-inverted data of this is passed through the inverter (9).
-1) Commonly supplied from the terminal to the LSB terminal.
従って、今輝度信号Yaが2の補数形式で表わされたデ
ジタル信号である場合には、この輝度信号Yaとこれ゛
を語長制限した輝度信号Yoとの関係は第5図に示すよ
うになるから、入力レベルが区間TA内であれば入力輝
度信号Yaの下位6ビツトをそのまま出力し、入力レベ
ルが区間TAを越える区間TB内であれば語長制限した
B端手入力ビット(6ビツト)を出力すれば、リミッタ
されたすな1、 55・′ゝパ″社肝鼾が″″鉢7輝度
信号Yoを得ることができる。Therefore, if the brightness signal Ya is a digital signal expressed in two's complement format, the relationship between this brightness signal Ya and the brightness signal Yo obtained by limiting the word length is as shown in FIG. Therefore, if the input level is within the interval TA, the lower 6 bits of the input luminance signal Ya are output as is, and if the input level is within the interval TB exceeding the interval TA, the B end input bits (6 bits) with the word length limited are output. ), it is possible to obtain the limited brightness signal Yo of 1,55.
そのため、入力輝度信号Yaが出力の上限及び下限を越
えたかどうかを検出するための一致回路αυ−夕が供給
される。入力輝度信号Yaが出力の上限値及び下限値を
越えて、いるときは、そのときの入力上位3ビツトはb
このときに得られる一致出力で端子A側から端子B側に
切換えられる。Therefore, a matching circuit αυ-1 is provided to detect whether the input luminance signal Ya exceeds the upper and lower output limits. When the input luminance signal Ya exceeds the upper and lower output limits, the upper three bits of the input at that time are switched from the terminal A side to the terminal B side with the matching output obtained at this time.
輪郭補正回路α0に使用されるシフトレジスタ(3)は
シフトレジスタの汎用性を考慮してその遅延時間を任意
に選択できるよ5なプログラマブルシフトレジスタが使
用される。The shift register (3) used in the contour correction circuit α0 is a programmable shift register whose delay time can be arbitrarily selected in consideration of the versatility of the shift register.
このタイプのシフトレジスタ(3)は第6図に示すよう
に所定の段数を有するシフトレジスタ(【3と、段数切
換用、すなわち遅延時間を選択するセレクタα4とで構
成され、端子αDK供給された選択パルス(デジタルコ
ード信号)SPによってその遅延時間が選択される。従
って、入力端子Q51に供給されたデジタル信号は所定
の時間だけ遅延された状態で出力端子αωに得られるこ
とになる。As shown in Fig. 6, this type of shift register (3) is composed of a shift register (3) having a predetermined number of stages, and a selector α4 for switching the number of stages, that is, selecting a delay time, and is connected to a terminal αDK. The delay time is selected by the selection pulse (digital code signal) SP.Therefore, the digital signal supplied to the input terminal Q51 is obtained at the output terminal αω after being delayed by a predetermined time.
ところで、輪郭補正回路αωをこのようにデジタル処理
装置として構成した場合に、、j−j、、デジタルフィ
ルタ(2)、シフトレジスタ(3) 存どはいずれもI
C化されたものが使用されるのに対し、その周辺回路で
あるリミッタ回路(7)などは一般KIC化されていな
いものが使用される。By the way, when the contour correction circuit αω is configured as a digital processing device in this way, j−j, digital filter (2), and shift register (3) are all I.
While a C IC is used, its peripheral circuits such as a limiter circuit (7) are not general KIC.
す、ミ、ツタ回!78(7)をハードウェアで実現する
と、ディークリート部品が増え、リミッタ回路(7)自
体の実装占1有面積が増大する欠点があるので、シフト
−レ、ジスタ(3)などと同じ< IC化した方が好ま
しい。S, mi, ivy episode! If 78 (7) is implemented in hardware, the number of discrete components will increase, and the area occupied by the limiter circuit (7) itself will increase. It is preferable to
ところが、このリミッタ回路(7)は第4図に示すよう
忙、セレクタ(8)、一致回路(11)だけで構成され
てい歪ことから、回路素子数(ゲート数)として考える
と、現在の半導体技術としてはかなり小規模のIC回路
とならざるを得ない。However, as shown in Figure 4, this limiter circuit (7) consists only of a selector (8) and a matching circuit (11) and is distorted, so when considered in terms of the number of circuit elements (number of gates), the current semiconductor As a technology, it is inevitable that it will be a fairly small-scale IC circuit.
反面、IC化したときのピン数を考えると、入力と出力
のビット数だけは最低限必要になるため、かなり多(な
り、このピン数のために大型パッケージを使用する必要
があり、大型パッケージに少弊ゲートのIC回路となっ
てしまう。On the other hand, when considering the number of pins when integrated into an IC, only the minimum number of bits for input and output is required, so it is quite large (because of this number of pins, it is necessary to use a large package, and a large package is required. This results in an IC circuit with a poor gate.
従って、リミッタ回路(7)単独でIC化するよりも、
とのリミッタ回路(7)を他の回路と組合せた上でIC
化した方が効率のよいIC回路を実現で年、る。Therefore, rather than making the limiter circuit (7) into an IC alone,
After combining the limiter circuit (7) with other circuits,
In 2017, more efficient IC circuits could be realized.
この場合、リミッタ回路(7)と他の信号処理回路を組
合せても、夫々の処理機能を独立に選択できなかったり
、夫々単独でIC化するときのビン数よりも大幅にビン
数が増えたり、あるいは価格、が大幅にアップするよ、
うでは、リミッタ回路(7)を組合せてIC化するメリ
ットはない。In this case, even if the limiter circuit (7) and other signal processing circuits are combined, it may not be possible to select each processing function independently, or the number of bins may be significantly greater than when each is integrated into an IC. , or the price will increase significantly.
In this case, there is no advantage in combining the limiter circuit (7) into an IC.
この発明は上述の間頑点を解決したものであって、リミ
ッタ回路(7)を他の信号処理回路と組合せることによ
って、夫々の信号処理機能を保持ニジ、た効率の良いI
C回路を実現したものである。This invention solves the above-mentioned problem, and by combining the limiter circuit (7) with other signal processing circuits, it maintains the respective signal processing functions and provides efficient I/O.
This is a realization of the C circuit.
上記問題点を解決するため、この発明ではリミッタ回路
(7)と他の信号処理回路を組合せてICC回路上構成
する。In order to solve the above problems, in the present invention, a limiter circuit (7) and other signal processing circuits are combined and configured on an ICC circuit.
この場合、組合せるべき信号処理回路としては、入出力
ビン数として語長制限用のリミッタ回路と同程度以上使
用され、かつその回路素子数がリミツタ回路の回路素子
数よりも遥かに多いものが使用される。In this case, the signal processing circuit to be combined should have the same number of input/output bins as the limiter circuit for word length limitation, and the number of circuit elements is far greater than the number of circuit elements of the limiter circuit. used.
このような条件を満たす信号処理回路とし【、実施例で
は第1図に示すようにプログラマブル機能を有するシフ
トレジスタ(3)が使用される。このシフトレジスタ(
3)はこれを単独でIC化したときに必要とするピ、ン
数はリミッタ回路(7)のピン数とほぼ同じであり、そ
の回路素子数は2000位であるから、リミッタ回路(
7)の回路素子数の10倍位あるからである。As a signal processing circuit satisfying such conditions, a shift register (3) having a programmable function as shown in FIG. 1 is used in the embodiment. This shift register (
3) requires approximately the same number of pins as the limiter circuit (7) when integrated into an IC, and the number of circuit elements is about 2000, so the limiter circuit (
This is because the number of circuit elements is about 10 times that of 7).
シフトレジスタ(3)は回路素子数が多いことから、こ
れKIJミッタ回路(7)を組込んでも、IC規模とし
ては殆んど変らない。シフトレジスタ(3)K使用する
ピン数もリミッタ回路(7)単独でIC化したときのピ
ン数とあまり変らないから、パッケージ規模はシフトレ
ジスタ単体をIC化する場合と変らない。Since the shift register (3) has a large number of circuit elements, even if the KIJ transmitter circuit (7) is incorporated therein, the IC scale will hardly change. The number of pins used in the shift register (3)K is not much different from the number of pins when the limiter circuit (7) is made into an IC alone, so the package size is the same as when the shift register is made into an IC.
出力選択回路Qυが設けられているので、夫々の信号処
理機能を外部より任意に選択できる。そのため、このI
C回路(2Qlを第2図に示すように従来の信号処理位
置に夫々接続するだけで、シフトレジスタとして機能さ
せることができると共に、リミッタとしても機能させる
ことができる。Since the output selection circuit Qυ is provided, each signal processing function can be arbitrarily selected from the outside. Therefore, this I
By simply connecting the C circuit (2Ql) to the conventional signal processing positions as shown in FIG. 2, it can function as a shift register and can also function as a limiter.
第1図はこの発明に係るリミッタ回路付きのIC回路翰
の一実施例を示し、これはリミッタ回路(7)とプログ
ラマブルシフトレジスタ(3)を有する。FIG. 1 shows an embodiment of an IC circuit board with a limiter circuit according to the present invention, which includes a limiter circuit (7) and a programmable shift register (3).
リミッタ回路(7)は第4図構成のものが使用され、シ
フトレジスタ(3)としては第6図構成のものが使用さ
れるものとする。リミッタ回路(7)とシフトレジスタ
(3)の各出力段には出力選択回路Qυが設けられ、端
子(1Bに供給されるパルスsc 、 scでいずれか
の出力が選択される。この例ではパルスSCでリミッタ
回路(7)の出力が選択されるものとする。The limiter circuit (7) shown in FIG. 4 is used, and the shift register (3) shown in FIG. 6 is used. An output selection circuit Qυ is provided at each output stage of the limiter circuit (7) and the shift register (3), and one of the outputs is selected by the pulses SC and SC supplied to the terminal (1B. In this example, the pulse It is assumed that the output of the limiter circuit (7) is selected by SC.
リミッタ回路(7)、シフトレジスタ(3)及び出力選
択回路(21)は1チツプ内に集積化される。リミッタ
1回路(7)として第4図構成のものを使用すれば
、データ用の入力ビンは8本、出力ビンは6本であり、
シフトレジスタ(3)−の人力ビット数が8ビツトであ
る場合には入出力ビンは夫々8本必要であるから、情報
データ用としては、シフトレジスタ(3)用に必要なピ
ン数で充分である。The limiter circuit (7), shift register (3) and output selection circuit (21) are integrated into one chip. If the circuit shown in Figure 4 is used as limiter 1 circuit (7), there will be 8 input bins for data and 6 output bins.
If the number of input bits for the shift register (3) is 8 bits, eight input and output bins are required, so the number of pins required for the shift register (3) is sufficient for information data. be.
また、選択パルスとして2ビツトデータな使用する場合
には、ピン数は2本で、パルスsc 、 scとしては
1ピツトデータでよ、いのでピン数は1本である。従っ
て、コントロールデータ用を含めてシフトレジスタ単体
でIC化する場合よりもIC回路翰のピン数は1ピン増
えるだけである。Further, when 2-bit data is used as the selection pulse, the number of pins is two, and the pulses sc and sc can be 1-bit data, so the number of pins is one. Therefore, the number of pins on the IC circuit board increases by only one pin compared to the case where a single shift register including one for control data is integrated into an IC.
リミッタ回路付きIC回路(至)を上述した輪”郭補正
回路αQに適用する場合には、第2図に示すように、シ
フトレジスタ(3)とリミッタ回路(7)が接続される
位置に、夫々リミッタ回路付きIC回路翰が使用される
。When applying the IC circuit with limiter circuit (to) to the above-mentioned contour correction circuit αQ, as shown in FIG. An IC circuit board with a limiter circuit is used in each case.
シフトレジスタ(3)のどころに°使用されるリミッタ
回路付きIC回路(20)を(20A)とし、リミッタ
回路(7)のところに使用されるIC回路(至)を(2
0B)とすれば、IC回路(2OA)には端子(ハ)か
らパルスSCが供給される。これによってIC回路(2
0A)の出力選択回路Qυは端子R側に切換えられるの
で、IC回路(20A)はシフトレジスタとして動作す
る。The IC circuit with limiter circuit (20) used at the shift register (3) is (20A), and the IC circuit (to) used at the limiter circuit (7) is (20A).
0B), the pulse SC is supplied to the IC circuit (2OA) from the terminal (c). This allows the IC circuit (2
Since the output selection circuit Qυ of 0A) is switched to the terminal R side, the IC circuit (20A) operates as a shift register.
パルスSCはさらにインバータC!句によって位相反転
され、位相反転、されたパルスSCがIC回路(20B
) K供給される。これによって、IC回路(20B)
内の出力選択回路なυは端子り側に切換えられることか
ら、IC回路(20B)はリミッタ回路として動作する
。Pulse SC is further inverter C! The phase of the phase-inverted pulse SC is inverted by the IC circuit (20B
) K is supplied. With this, the IC circuit (20B)
Since the output selection circuit υ inside is switched to the terminal side, the IC circuit (20B) operates as a limiter circuit.
なお、上述ではこの発明を輪郭補正回路αiのリミッタ
回路に適用した場合であるが、リミッタ回路やプログラ
マブルシフトレジスタは、同じテレ。In the above description, the present invention is applied to the limiter circuit of the contour correction circuit αi, but the limiter circuit and the programmable shift register are the same.
ビジョン受像機でもデジタル信号処理系であれば、輪郭
補正回路α■以外の部所例えば、Y/C分離回路のよう
な部所にも使用することができる。If the vision receiver is a digital signal processing system, it can also be used in parts other than the contour correction circuit α, such as a Y/C separation circuit.
また、IC化すべきIB号処理回路はシフトレジスタに
限らず、上述したように回路素子数が多く、従って、リ
ミッタ回路を組込んでも差程コストアップをもたらすこ
とな(、シかも入出力ピン数がリミッタ回路と同程度8
快なデジタル信号処理装置(テレビジョン受像4辰に限
らない)であれば、これとリミッタ回路を組合わせてI
C化するととができる。In addition, the IB processing circuit to be integrated into an IC is not limited to shift registers, but has a large number of circuit elements as mentioned above. Therefore, even if a limiter circuit is incorporated, it will not significantly increase the cost (and the number of input/output pins may increase). is about the same as the limiter circuit 8
If you have a comfortable digital signal processing device (not limited to 4-channel television receiver), you can use it in combination with a limiter circuit.
When it is converted to C, it forms.
以上説明したように、この発明では入出力ビン数として
語長制限用のリミッタ回路と同程度使用され、しかもそ
の回路素子数がこのリミッタ回路の回路素子数よりも遥
かに多い信号処理回路と、上記リミッタ回路を同一チツ
ブKIC化したので、次のような特徴を有する。As explained above, the present invention uses a signal processing circuit which uses the same number of input/output bins as the limiter circuit for word length limitation, and which has far more circuit elements than the limiter circuit. Since the above limiter circuit is made into the same chip KIC, it has the following characteristics.
第1に、リミッタ回路がIC化されるために、実装時の
占有面積が少くなる。First, since the limiter circuit is integrated into an IC, the area it occupies when mounted is reduced.
第2に、リミッタ回路を組込むべき信号処理回路として
は回路素子数がリミッタ回路よりも遥かに多いから、リ
ミッタ回路を組込んでIC化しても大幅なコストアップ
をもたらすことはない。Second, since the number of circuit elements in the signal processing circuit into which the limiter circuit is to be incorporated is far greater than that of the limiter circuit, incorporating the limiter circuit into an IC will not result in a significant increase in cost.
第3に、ビン数は信号処理回路単体のときのビン数と同
程度であるから、パッケージはそれほど大型化しない。Third, since the number of bins is about the same as the number of bins for a single signal processing circuit, the package does not become so large.
集積密度も高いので、効率の良いIC回路を実現できる
。Since the integration density is also high, highly efficient IC circuits can be realized.
従って、この発明はテレビジョン信号をデジタル化して
信号処理するような信号処理装置に適用Therefore, the present invention is applicable to a signal processing device that digitizes and processes a television signal.
第1図はこの発明に係るリミッタ回路付きIC回路の一
例を示す系統図、第2図はこれが適用される輪郭補正回
路の一例を示す系統図、第3図は従来の輪郭補正回路の
系統図、第4図はリミッタ回路の一例を示す系統図、第
5図はその動作説明に供する図表、第6図はプログラマ
ブルシフトレジスタの一例を示す系統図である。
αωは輪郭補正回路、(3)はプログラマブルシフトレ
ジスタ、(7)はリミッタ回路、翰はリミッタ回路付き
IC回路、+21>は出力選択回路である。FIG. 1 is a system diagram showing an example of an IC circuit with a limiter circuit according to the present invention, FIG. 2 is a system diagram showing an example of a contour correction circuit to which this is applied, and FIG. 3 is a system diagram of a conventional contour correction circuit. , FIG. 4 is a system diagram showing an example of a limiter circuit, FIG. 5 is a chart for explaining its operation, and FIG. 6 is a system diagram showing an example of a programmable shift register. αω is a contour correction circuit, (3) is a programmable shift register, (7) is a limiter circuit, 翺 is an IC circuit with a limiter circuit, and +21> is an output selection circuit.
Claims (1)
使用され、しかもその回路素子数がこのリミッタ回路の
回路素子数よりも遥かに多い信号処理回路と、上記リミ
ッタ回路が同一チップにIC化されて、その入出力ピン
が共通に使用されると共に、そのIC内には少くとも上
記信号処理回路とリミッタ回路の出力を選択できる出力
選択回路が設けられてなるリミッタ回路付きIC回路。A signal processing circuit that uses the same number of input/output pins as the limiter circuit for word length limitation, and has far more circuit elements than the limiter circuit, and the limiter circuit are integrated into the same chip. An IC circuit with a limiter circuit, the input and output pins of which are commonly used, and an output selection circuit that can select the outputs of at least the signal processing circuit and the limiter circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178836A JPS6157178A (en) | 1984-08-28 | 1984-08-28 | Ic circuit with limiter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178836A JPS6157178A (en) | 1984-08-28 | 1984-08-28 | Ic circuit with limiter circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157178A true JPS6157178A (en) | 1986-03-24 |
Family
ID=16055511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59178836A Pending JPS6157178A (en) | 1984-08-28 | 1984-08-28 | Ic circuit with limiter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157178A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015452A (en) * | 1973-06-07 | 1975-02-18 |
-
1984
- 1984-08-28 JP JP59178836A patent/JPS6157178A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015452A (en) * | 1973-06-07 | 1975-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4982354A (en) | Digital finite impulse response filter and method | |
| EP0162499B1 (en) | Fading circuit for video signals | |
| US4991021A (en) | Digital video signal compensation circuit | |
| US6147630A (en) | Signal conversion processing apparatus | |
| US5761348A (en) | Data processing apparatus with data bit width conversion | |
| US4951242A (en) | Median filters having modules for receiving the current value of an incoming digital signal | |
| EP0191200A1 (en) | Image processing device for the real-time processing and recognition of two-dimensional images, and image processing system including at least two series-connected image processing devices of this kind | |
| US3918001A (en) | Apparatus for producing two Hilbert Transform related signals | |
| CA1219360A (en) | Digital luminance processing circuit | |
| US6741263B1 (en) | Video sampling structure conversion in BMME | |
| US4634989A (en) | Digital FM detector for a digital signal | |
| US5333263A (en) | Digital image processing apparatus | |
| US5214510A (en) | Adaptive digital aperture compensation and noise cancel circuit | |
| US20020164076A1 (en) | System for processing graphic patterns | |
| US7443846B1 (en) | Implementation of a multiplexer in integrated circuitry | |
| KR950007033B1 (en) | Correcting apparatus for digital camera | |
| JPS60253315A (en) | Variable delay circuit | |
| JP2600988B2 (en) | Logical comb filter | |
| KR910000540Y1 (en) | Digital noise inverter circuit | |
| SU745018A1 (en) | Device for coding colour television signals | |
| JPH04320508A (en) | Clock switching circuit | |
| JPS61120580A (en) | Picture signal processor | |
| JPS5945547A (en) | Shift circuit | |
| JPH05216560A (en) | Semiconductor integrated circuit | |
| GB2246257A (en) | Switching circuits |