JPS6158202A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS6158202A
JPS6158202A JP59179809A JP17980984A JPS6158202A JP S6158202 A JPS6158202 A JP S6158202A JP 59179809 A JP59179809 A JP 59179809A JP 17980984 A JP17980984 A JP 17980984A JP S6158202 A JPS6158202 A JP S6158202A
Authority
JP
Japan
Prior art keywords
thick film
semiconductor device
film type
type positive
positive temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59179809A
Other languages
English (en)
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59179809A priority Critical patent/JPS6158202A/ja
Publication of JPS6158202A publication Critical patent/JPS6158202A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTi0.系半導体からなる素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が速く自己温度r
trtj御機能を有機能外部のIU1]御回路全回路と
しないため広く利用されている。
従来の正特性サーミスタ発熱体はBaTiO3系半導体
粉末を加圧成形した後、焼成して得ていたが、実用可能
な厚膜状の正特性サーミスタ発熱体を得ることは困難で
あるとされていた。
従来、BaTiO3系半導体を膜状に加工する方法とし
ては次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ BaTiOs系半導体粉末に4電性の添加剤とガラ
スフリットを加えてペースト状とし、基板上にスクリー
ン印刷した後、焼成する。
しかし、前記■の方法ではBaT工o3系半導体の結晶
粒子径が大きくもろいため、膜状にまで研磨することは
甚だ困難である。また、前記■の方法では操作が面倒で
あり、発熱体に適した大電力を得ることがむつかしい。
さらに、前記■の方法では面積抵抗が高くなり易く制御
が困難であり、発熱体には適さず、またあらかじめガラ
スフリソトを調合、焼成しておかなければならず、面倒
であると共にガラスフリットの材質によってはBaTi
Cl3系半導体の持つスイッチング特性及び自己発熱特
性を劣化させる。そして、ガラスフリットを加えること
によりBaTiO3系半導体とガラスフリットの耐熱性
、熱膨張係数の差から熱衝撃に弱く、熱伝導が妨げられ
る。さらに、導電性の添加剤とガラスフリットを均一に
混合することは困難であり、特性にばらつきを生じる原
因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることにより熱衝撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末に5OB215cLzのうち少なく
とも1ね類を1〜60重量%加えてベースト状にした混
合物を基板上に塗布して厚膜状とした後焼成することに
より厚膜型正特性半導体素子を得ようとするものである
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同志の電気的接続のために導
電性添加剤が必要であり、BaTiO3系粉末同志を物
理的に接続するのにガラスフリットが必要であった0 しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、5cB2および/ま
たはSOB + 2を用いたところに特徴を有している
。この5CB2 r ”CB12は常温では導体であり
、1000〜11oo℃以上の温度になると一部分が分
解して粒子表面に8203が析出するが、粒子内部は元
のままで表面の8205膜により分解が阻止される。従
って、BaTi05系半導体粉末と、5CB2 * S
CB+ 2粉末を混合して焼成すると、5CB2 、5
CB12の表面に析出するB2O3カカラスフリノトと
同じ役割をし、粒子内部が導電性添加剤の役割をするた
め、5cB2,5cB12を添加するだけでガラスフリ
ットを必要としない厚膜型正特性半導体素子が得られる
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなり、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 B?L T 103 i’CI −0モ)Ii’ % 
ノN b 20 sを加え1300’Cで焼成した後、
粉砕してBaTiO3系半導体粉末を得る。前記BaT
i05系半導体粉末に全重量に対して5重量係の5cB
2粉末を加え均一に混合し、さらにα−テルピネオール
を加えてペースト状混合物1を作る。
一方、A(120sなどからなる基板2上にあらか−じ
め一対のAg などの導電性物質からなる電極3゜4を
設けておき、前記電極3.4上にその電極3゜4の一部
が残るように前記ペースト状混合物1をスクリーン印刷
などにより塗布し、室温から10°C/ minの昇温
速度で1350°Cまで昇温し、1時間保持した後、炉
内放冷する。このようにして厚膜型正特性半導体素子を
得た。
実施例2 実施例1と同様にしてBaT工05に3.0モルチのL
a2O3を加え1250°Cで焼成した後、粉砕してB
aTi0 B系半導体粉末を得る。前記BaTi05系
半導体粉末に全重量に対して40重量%のSCB+2粉
末を加え均一に混合し、さらにα−テルピネオールを加
えてペースト状混合物1にする。ついで、実施例1と同
様に前記基板2上にあらかじめ前記電極3.4を設けて
おき、前記電極3.4の一部が残るように前記ペースト
状混合物1をスクリーン印刷などにより塗布し、室温か
ら10°C/ minの昇温速度で1300℃まで昇温
し、30分間保持した後、炉内放冷する。このようにし
て厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積櫂抗は実
施V1戸○場合5.3にΩ/cm’であシ、実施例2の
場合0.5 KΩ/−であり、各々の温度と抵抗値の関
係は第2図に示した通りであった。第2図で人は実施例
1により得られた素子の特性、Bは実施例2の場合の特
性である。
発明の効果 以上のように本発明の製造方法によれば、5CB2+S
OB j 2粉末が従来の導電性添加剤とガラスフリッ
トの両方の役割をはだし、電気的接続、物理的接続に十
分な効果があり、ガラスフリットなしで厚膜状正特性半
導体素子が得られることとなる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属の5CB2.SOB+2を用
いることにより、熱伝導が良くなり熱衝撃性も向上する
。さらに、スクリーン印刷などにより製造できることか
ら作業が容易で量産が可能である0 なお、本発明においてBaTiO3系半導体粉末として
はBaTiOsに各種の添加剤を加えて半導体化したも
のであればなんでもよい。また、5cB2゜5cB12
粉末の添加量を全重量に対して1〜6Q重量%と規定し
たのは、1重量%未満では面積抵抗が犬きくなシすぎ発
熱体に不適当であり、BaT工05粉末同志の物理的固
定もできなく、一方60重世チを越えると面積抵抗が小
さくなりすぎ、自己制御特性(PTC:特性)が小さく
なり発熱体に不適当になるためである。さらに、BaT
i05系半導体粉末と5CB2. SCB+2粉末をペ
ースト状にするのに有機溶剤(実施例ではα−テルピネ
オール)を用いたが、ペースト状にできるものであれば
なんでもよい。なお、実施例では添加物が1種類の場合
のみ示しだが、2種類同時に加えても同様の効果がある
ことを確認した。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである0
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である0 1・・・・・・ペースト状混合物、2・・・・・・基板
、3.4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 一当ノ1[(・C〕

Claims (1)

    【特許請求の範囲】
  1. BaTiO_3系半導体粉末にS_cB_2、S_cB
    _1_2のうち少なくとも1種類を1〜60重量%加え
    、ペースト状にした混合物を基板上に塗布して厚膜状と
    した後、焼成してなることを特徴とする厚膜型正特性半
    導体素子の製造方法。
JP59179809A 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法 Pending JPS6158202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59179809A JPS6158202A (ja) 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59179809A JPS6158202A (ja) 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS6158202A true JPS6158202A (ja) 1986-03-25

Family

ID=16072269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59179809A Pending JPS6158202A (ja) 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6158202A (ja)

Similar Documents

Publication Publication Date Title
JPS6158202A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064403A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158203A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012704A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158205A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206104A (ja) 厚膜型正特性半導体素子の製造方法