JPS6158203A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS6158203A
JPS6158203A JP59179810A JP17981084A JPS6158203A JP S6158203 A JPS6158203 A JP S6158203A JP 59179810 A JP59179810 A JP 59179810A JP 17981084 A JP17981084 A JP 17981084A JP S6158203 A JPS6158203 A JP S6158203A
Authority
JP
Japan
Prior art keywords
thick film
glass frit
temperature coefficient
semiconductor element
positive temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59179810A
Other languages
English (en)
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59179810A priority Critical patent/JPS6158203A/ja
Publication of JPS6158203A publication Critical patent/JPS6158203A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 13aTiO3系半導体からなる素子は所定温度以上で
急激に抵抗値が増大するスイッチング特性及びスイッチ
ング後の自己発熱特性を有し、昇温特性が速く自己温度
制御機能を有し、外部の制御回路を必要としないため広
く利用されている。
従来の正特性サーミスタ発熱体はBaTiO3系半導体
粉末を加圧成形した後、焼成して得ていたが、実用可能
な厚膜状の正特性サーマスタ発熱体を得ることは困難で
あるとされていた。
従来、3 aTio 、  系半導体を膜状に加工する
方法としては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ 13aTi03  系半導体粉末に導電性の添加剤
とガラスフリットを加えてペースト状とし、基板上にス
クリーン印刷した後、焼成する。
しかし、前記■の方法でば13aTio、  系半導体
の結晶粒子径が大きくもろいた・め、膜状にまでIR磨
することは甚だ困難である。また、前記■の方法では操
作が面倒であり、発熱体に適した大電力を得ることがむ
つかしい。さらに、前記■の方法では面積抵抗が高くな
り易く制御が困難でちり、発熱体には適さず、またあら
かじめガラスフリノトを調合、焼成しておかなければな
らず、面倒であると共にガラスフリフトの材質によって
はBaT ios系半心体の持つスイッチング特性及び
自己発熱特性を劣化させる。そして、ガラスフリットを
加えることによりBaTiO3系半導体とガラスフリッ
トの耐熱性、熱膨張係数の差から熱衝撃に弱く、熱伝導
が妨げられる。さらに、導電性の添加剤とガラスフリッ
トを均一に混合することは困難であり、特性にばらつき
を生じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることにより熱面撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の]j′G成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末にyB2. YB4. YB6. 
YB、2のうち少くとも1種類以上を1〜60重量%加
えてペースト状にした混合物を基板上に塗布して厚膜状
とした後焼成することにより厚膜型正特性半導体素子を
得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同志の電気的接続のために導
電性添加剤が必要であり、BaT工0.系扮末同志を物
理的に接続するのにガラスフリットが必要であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、YB2゜YB4. 
YB6. YB、2  を用いたところに特徴を有して
いる。これらYB2. YB4. YB6. YB、□
 は常温では導体であり、1000〜1100°C以上
の温度になると一部分が分解して粒子表面に8203 
 が析出するが、粒子内部は元の・ままで表面の820
3膜により分解が阻止される。従って、BaT工0.系
半導体粉末と、YB2. YB4. YB6. YB、
2  粉末を混合して焼成すると、YB2. YB4.
 YB6. YB、2の表面に析出するB2O3がガラ
スフリットと同じ役割をし、粒子内部が導電性添加剤の
役割をするため、YB2. YB4. YB6. YB
、□ を添加するだけでガラスフリットを必要としない
厚膜型正特性半導体素子が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなり、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実砲例1 BaT工0. K 1.0 モル%のNb2o5を加え
130゜°Cで焼成した後、粉砕してBaTiO3系半
導体粉末を得る。前記BaTi03  系半導体粉末に
全重量に対して12重量%のYB4粉末を加え均一に混
合し、さらにα−テルピネオールを加えてペースト状混
合物1を作る。
一方、A1゜03などからなる基板2上にあらかじめ一
対のAgなどの心電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
よ!ll塗布し、室温から10’C/ minの昇温速
度で1350’Cまで昇温し、1時間保持した後、炉内
放冷する。このようにして厚膜型正特性半導体素子を得
た。
実施例2 実施例1と同様にして13aTxO5に3.0モル%の
CeO2を加え1260’Cで焼成した後、粉砕してB
aTユ03  系半導体粉末を得る。前記BaTユ03
  系半導体粉末に全重量に対して38重量%のYB6
粉末を加え均一に混合し、さらにα−テルピネオールを
加えてペースト状混合物1にする。ついで、実施例1と
同様に前記基板2上にあらかじめ前記電極3,4を設け
ておき、前記電極3,4の一部が残るように前記ペース
ト状混合物1をスクリーン印刷などにより塗布し、室温
から10 ’C/ minの昇温速度で1000°Cま
で昇温し、30分間保持した後、炉内放冷する。このよ
うにして厚膜型半2の場合0.4にΩ/cJであり、各
々の温度と抵抗値の関係は第2図に示した通りであった
。第2図でAは実施例1により得られた素子の特性、B
は実施例2の場合の特性である。
発明の効果 以上のように本発明の製造方法によれば、YB2゜YB
4. YB6. YB、2  粉末が従来の導電性添加
剤とガラスフリットの両方の役割をはたし、電気的接続
、物理的接続に十分な効果があり、ガラスフリットなし
で厚膜状正特性半導体素子が得られることとなる。
また、ガラスフリットという熱伝導の悪いもの、   
 Kかわって熱伝導のよい導電性金属のYB2. YB
4゜YB6. YB、2  を用いることにより、熱伝
導が良くなシ熱衝撃性も向上する。さらに、スフリーフ
印刷などによシ製造できることから作業が容易で量産が
可能である。
なお、本発明においてBaTi03  系半導体粉末と
しては13aTio 5  に各種の添加剤を加えて半
導体化またものであればなんでもよい。また、YB2゜
YB4. YB6. YB、2  粉末の添加量を全重
量に対して1〜60重量%と規定したのは、1重量%未
満では面積抵抗が大きくなりすぎ発熱体に不適当であり
、BaT工03 粉末同志の物理的固定もできなく、一
方60重量%を越えると面積抵抗が小さくなりすぎ、自
己制御特性(PTC特性)が小さくなり発熱体に不適当
になるためである。さらに、BaTiO3系半導体粉末
とYB、、 、 YB4. YB6. YB、2粉末を
ペースト状にするのに有機溶剤(実施例ではα−テレピ
ネオール)を用いたが、ペースト状にできるものであれ
ばなんでもよい。なお、実施例では添加物が1種類の場
合のみ示したが、複数種類を同時に加えても同様の効果
があることを確認した。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・°゛・・・ペースト状混合物、2・・・・・・基板
、3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名簿 
1 図 第 2 図 =e昌/r(mc)

Claims (1)

    【特許請求の範囲】
  1. BaTiO_3系半導体粉末にYB_2、YB_4、Y
    B_6、YB_1_2のうち少なくとも1種類以上を1
    〜60重量%加え、ペースト状にした混合物を基板上に
    塗布して厚膜状とした後、焼成してなることを特徴とす
    る厚膜型正特性半導体素子の製造方法。
JP59179810A 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法 Pending JPS6158203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59179810A JPS6158203A (ja) 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59179810A JPS6158203A (ja) 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS6158203A true JPS6158203A (ja) 1986-03-25

Family

ID=16072286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59179810A Pending JPS6158203A (ja) 1984-08-29 1984-08-29 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6158203A (ja)

Similar Documents

Publication Publication Date Title
CA1091918A (en) Electrical resistor material, resistor made therefrom and method of making the same
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101005A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064404A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158202A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158205A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法