JPS6160155A - 記憶サプシステム - Google Patents
記憶サプシステムInfo
- Publication number
- JPS6160155A JPS6160155A JP59182959A JP18295984A JPS6160155A JP S6160155 A JPS6160155 A JP S6160155A JP 59182959 A JP59182959 A JP 59182959A JP 18295984 A JP18295984 A JP 18295984A JP S6160155 A JPS6160155 A JP S6160155A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- address
- contents
- storage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract 1
- 238000013500 data storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 1
- 238000009991 scouring Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、２つの記憶装置に対する二重書きを行う記憶
サブシステムに係り、特に、一方の記憶装置が故障した
場合の修理後の復旧方法に係る。
サブシステムに係り、特に、一方の記憶装置が故障した
場合の修理後の復旧方法に係る。
従来の技術
２つの記憶装置に対し二重書きを行う記憶サブシステム
において一方の記憶装置が故障した場合には、これを修
理した後、当該記憶装置を記憶サブシステムに組込む前
に対となるもう一方の記憶装置の内容を当該記憶装置に
複写することが必要である。
において一方の記憶装置が故障した場合には、これを修
理した後、当該記憶装置を記憶サブシステムに組込む前
に対となるもう一方の記憶装置の内容を当該記憶装置に
複写することが必要である。
従来、この種の記憶サブシステムにおいては複写を行っ
ている開封となる記憶装置にアクセスすることが不可能
であυ、従って複写作業中一時的にジョブを中断しなけ
ればならない欠点があった。
ている開封となる記憶装置にアクセスすることが不可能
であυ、従って複写作業中一時的にジョブを中断しなけ
ればならない欠点があった。
発明の目的
本発明は対となる記憶装置に曹込みを行う場合、既に複
写済の部分に対しては両方の記憶装置に★込みを行い、
未複写の部分に対しては複写すべき元の情報が記憶され
ている記憶装置に対してのみ誓込みを行うことにより、
複写と並行して対となる記憶装置にアクセスすることを
可能にした記憶サブシステムである。
写済の部分に対しては両方の記憶装置に★込みを行い、
未複写の部分に対しては複写すべき元の情報が記憶され
ている記憶装置に対してのみ誓込みを行うことにより、
複写と並行して対となる記憶装置にアクセスすることを
可能にした記憶サブシステムである。
発明の構成
上記目的を達成する為に、本発明に係る記憶サブシステ
人は、情報を記憶する第１記憶装置及び第２記憶装置と
、前記第１記憶装置内の情報を順次的記第２記憶装置に
複写するときに前記第１記憶装置から一定の単位で読取
った情報の内容を一時的に記憶する第１記憶回路及び情
報のアドレスを一時点に記憶する第２記憶回路と、前記
第１記憶装置の内容を更新するときに更新すべき前記第
１記憶装置のアドレスと前記第２記憶回路の内容を比較
するアドレス比較回路とを具備して構成され、咄記第１
記憶装置の内容を前記第２記憶装置に複写する動作に割
込んで前記第１記憶装置の内容を更新するときに前記ア
ドレス比較回路の出力を用いて既に前記第１記憶装置の
内容が前記第２記憶装置に複写されている情報を更新す
る場合にはｉｔ前記第１記憶装置及びＩＩＩ記第２記憶
装置の内容を更新し、複写されていない場合には前記第
１記憶装置の内容のみ更新することを特徴としている。
人は、情報を記憶する第１記憶装置及び第２記憶装置と
、前記第１記憶装置内の情報を順次的記第２記憶装置に
複写するときに前記第１記憶装置から一定の単位で読取
った情報の内容を一時的に記憶する第１記憶回路及び情
報のアドレスを一時点に記憶する第２記憶回路と、前記
第１記憶装置の内容を更新するときに更新すべき前記第
１記憶装置のアドレスと前記第２記憶回路の内容を比較
するアドレス比較回路とを具備して構成され、咄記第１
記憶装置の内容を前記第２記憶装置に複写する動作に割
込んで前記第１記憶装置の内容を更新するときに前記ア
ドレス比較回路の出力を用いて既に前記第１記憶装置の
内容が前記第２記憶装置に複写されている情報を更新す
る場合にはｉｔ前記第１記憶装置及びＩＩＩ記第２記憶
装置の内容を更新し、複写されていない場合には前記第
１記憶装置の内容のみ更新することを特徴としている。
発明の実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。図において、参照番号１は中央処理サブシステム、２
は本発明に係る記憶サブシステムをそれぞれ示す。
。図において、参照番号１は中央処理サブシステム、２
は本発明に係る記憶サブシステムをそれぞれ示す。
第１図において第１記憶装置２１１から第２８ピ憶装置
２１２への複写は以下の手頴で３ｉの量のデータを単位
としてアドレスの若い方から順に行なわれる。
２１２への複写は以下の手頴で３ｉの量のデータを単位
としてアドレスの若い方から順に行なわれる。
命令実行制御回路２０２は、第１記憶装置２１１から読
取るべきデータのアドレスを信号線３０４を通して複写
アドレス記憶回路２０５にセットすると共に、信号線３
２１を通して第１記憶装置２１１に読取り動作の指示と
読取るべきデータのアドレスの転送を行う。第１記憶装
置２１１から読取られたデータは信号線３１１を通して
データ記憶回路２０１に格納される。次に命令実行制御
回路２０２は信号線３２２を通して第２記憶装置２１２
に誓込み動作の指示と書込むべきデータのアドレスの転
送を行う。データ記憶回路２０１内の第１記憶装置２１
１から読取られたデータは、信号線３１２を通して第２
記憶装置２１２に転送され、指定されたエリアに書込ま
れる。
取るべきデータのアドレスを信号線３０４を通して複写
アドレス記憶回路２０５にセットすると共に、信号線３
２１を通して第１記憶装置２１１に読取り動作の指示と
読取るべきデータのアドレスの転送を行う。第１記憶装
置２１１から読取られたデータは信号線３１１を通して
データ記憶回路２０１に格納される。次に命令実行制御
回路２０２は信号線３２２を通して第２記憶装置２１２
に誓込み動作の指示と書込むべきデータのアドレスの転
送を行う。データ記憶回路２０１内の第１記憶装置２１
１から読取られたデータは、信号線３１２を通して第２
記憶装置２１２に転送され、指定されたエリアに書込ま
れる。
次に命令実行制御回路２０２は、信号線３０１を通して
中央処理サブシステム１からデータへのアクセス要求が
あるか否か調べ、アクセス要求が無ければ、複写アドレ
ス記憶回路２０５に複写すべき次のデータのアドレスを
セットし、上記処理を繰返すことにより順次第１記憶装
置２１１から第２記憶装置２１２にデータを複写する。
中央処理サブシステム１からデータへのアクセス要求が
あるか否か調べ、アクセス要求が無ければ、複写アドレ
ス記憶回路２０５に複写すべき次のデータのアドレスを
セットし、上記処理を繰返すことにより順次第１記憶装
置２１１から第２記憶装置２１２にデータを複写する。
信号線３０１を通して中央処理サブシステム１からアク
セス要求があると、命令実行制御回路２０２は信号線３
０１を通して中央処理サブシステム１から命令を受取り
、これがデータの更新命令であれば続いて誓込むべきデ
ータのアドレスを受取り、信号線３０２を通して更新ア
ドレス記憶回路２０３にセットする。アドレス比較回路
２０４は信号線３０５を通して送られる更新アドレス記
憶回路２０３の内容と信号線３０６を通して送られる複
写アドレス記憶回路２０５の内容とを比較し、比較結果
を信号線３０３を通して命令実行制御回路２０２に通知
する。
セス要求があると、命令実行制御回路２０２は信号線３
０１を通して中央処理サブシステム１から命令を受取り
、これがデータの更新命令であれば続いて誓込むべきデ
ータのアドレスを受取り、信号線３０２を通して更新ア
ドレス記憶回路２０３にセットする。アドレス比較回路
２０４は信号線３０５を通して送られる更新アドレス記
憶回路２０３の内容と信号線３０６を通して送られる複
写アドレス記憶回路２０５の内容とを比較し、比較結果
を信号線３０３を通して命令実行制御回路２０２に通知
する。
更新アドレス記憶回路２０３の内容が複写アドレス記憶
回路２０５の内容に等しいか又は小さければ、命令実行
制御回路２０２は信号線３２１を通して第１記憶装置２
１１に書込み動作の指示な誉込むべきデータのアドレス
の転送を行う。続いて中央処理サブシステム１から信号
線３０１を通して送られるデータは、データ記憶回路２
０１に記憶されると同時に、データ記憶回路２０１、信
号線３１１を通して第１記憶装置２１１に転送され、指
定されたエリアに書込まれる。続いて命令実行制御回路
２０２は第２記憶装置２１２に誉込み動作の指示と誓込
むべきデータのアドレスの転送を行い、データ記憶回路
２０１内に格納されている中央処理サブシステム１から
転送されたデータが第２記憶装置２１２に転送され、指
定されたエリアに書込まれる。
回路２０５の内容に等しいか又は小さければ、命令実行
制御回路２０２は信号線３２１を通して第１記憶装置２
１１に書込み動作の指示な誉込むべきデータのアドレス
の転送を行う。続いて中央処理サブシステム１から信号
線３０１を通して送られるデータは、データ記憶回路２
０１に記憶されると同時に、データ記憶回路２０１、信
号線３１１を通して第１記憶装置２１１に転送され、指
定されたエリアに書込まれる。続いて命令実行制御回路
２０２は第２記憶装置２１２に誉込み動作の指示と誓込
むべきデータのアドレスの転送を行い、データ記憶回路
２０１内に格納されている中央処理サブシステム１から
転送されたデータが第２記憶装置２１２に転送され、指
定されたエリアに書込まれる。
更新アドレス記憶回路２０３の内容が複写アドレス記憶
回路２０５の内容よりも大きければ、上記と同様の方法
で第１記憶装置２１１にのみ書込みを行う。
回路２０５の内容よりも大きければ、上記と同様の方法
で第１記憶装置２１１にのみ書込みを行う。
中央処理サブシステム１からの命令により指定された書
込み動作が終了すると、再び元の複写動作に戻り、第１
記憶装置２１１の内容がすべて第２記憶装置２１２に複
写されるまで繰返えされる。
込み動作が終了すると、再び元の複写動作に戻り、第１
記憶装置２１１の内容がすべて第２記憶装置２１２に複
写されるまで繰返えされる。
発明の効果
本発明は、以上説明した様に５複写動作の進行状態に従
って第１記憶装置、第２記憶装置に対するデータの更新
を制御する様に構成することによって、複写動作中のデ
ータ更新を可能圧する効果がある。
って第１記憶装置、第２記憶装置に対するデータの更新
を制御する様に構成することによって、複写動作中のデ
ータ更新を可能圧する効果がある。
第１図は本発明の一実施例を示すブロック構成図である
。
。
Claims (1)
- 情報を記憶する第１記憶装置及び第２記憶装置と、前記
第１記憶装置内の情報を順次前記第２記憶装置に複写す
るとき前記第１記憶装置から一定の単位で読取つた情報
の内容を一時的に記憶する第１記憶回路及び情報のアド
レスを一時的に記憶する第２記憶回路と、前記第１記憶
装置の内容を更新するときに更新すべき第１記憶装置の
アドレスと前記第２記憶回路の内容を比較するアドレス
比較回路とを具備し、前記第１記憶装置の内容を前記第
２記憶装置に複写する動作に割込んで前記第１記憶装置
の内容を更新するとき、前記アドレス比較回路の出力を
用いて既に前記第１記憶装置の内容が前記第２記憶装置
に複写されている情報を更新する場合には前記第１記憶
装置及び前記第２記憶装置の内容を更新し、複写されて
いない場合には前記第１記憶装置の内容のみ更新するこ
とを特徴とする記憶サブシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182959A JPS6160155A (ja) | 1984-08-31 | 1984-08-31 | 記憶サプシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182959A JPS6160155A (ja) | 1984-08-31 | 1984-08-31 | 記憶サプシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160155A true JPS6160155A (ja) | 1986-03-27 |
Family
ID=16127327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59182959A Pending JPS6160155A (ja) | 1984-08-31 | 1984-08-31 | 記憶サプシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160155A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975349A (ja) * | 1982-10-25 | 1984-04-28 | Hitachi Ltd | ２重書き記憶方式におけるフアイル回復方式 |
-
1984
- 1984-08-31 JP JP59182959A patent/JPS6160155A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975349A (ja) * | 1982-10-25 | 1984-04-28 | Hitachi Ltd | ２重書き記憶方式におけるフアイル回復方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4422016B2 (ja) | 仮想データコピーを作成するための方法および装置 | |
| JPS605024B2 (ja) | 情報処理方式 | |
| US5327551A (en) | System using copy of current pointer saved before changing a selectively restoring original data based upon status of updating flag | |
| US7089386B2 (en) | Method for controlling storage device controller, storage device controller, and program | |
| JPS6160155A (ja) | 記憶サプシステム | |
| JPH01303529A (ja) | データ処理装置 | |
| IE911094A1 (en) | A Data Processing Method | |
| CN120723541B (zh) | 双活高可用快照的回滚方法及电子设备 | |
| JPS62269256A (ja) | 半導体フアイルのデ−タ保存方式 | |
| JP2001175422A (ja) | ディスクアレイ装置 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPH03256145A (ja) | ２重化ファイルシステム | |
| JPH05181613A (ja) | 情報処理装置 | |
| JPS61208119A (ja) | デイスク制御装置 | |
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| CN121260215A (zh) | Sram在线测试电路及测试方法、处理器 | |
| JPH0330033A (ja) | ファイル複写処理装置 | |
| JP3009168B2 (ja) | データ処理装置 | |
| JPH03280143A (ja) | 電子ディスクサブシステム | |
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| JPH0440542A (ja) | メモリ制御システム | |
| JPH0580950A (ja) | 交換システムにおける不良デイスクブロツク代替方式 | |
| JPS60110054A (ja) | 複写時の中断再開方法 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH0442462A (ja) | 磁気ディスクサブシステム |