JPS6161264B2 - - Google Patents
Info
- Publication number
- JPS6161264B2 JPS6161264B2 JP54025312A JP2531279A JPS6161264B2 JP S6161264 B2 JPS6161264 B2 JP S6161264B2 JP 54025312 A JP54025312 A JP 54025312A JP 2531279 A JP2531279 A JP 2531279A JP S6161264 B2 JPS6161264 B2 JP S6161264B2
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- silicide
- semiconductor device
- metals
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体装置に係り、特に電極部と配線
の金属材料に関するものである。 最近、半導体集積回路の高集積度化高速度化に
伴ない、ゲート電極や配線材料等の選定が大きな
問題となつている。従来、ゲート電極及び配線材
料としてポリシリコンやアルミニウム等が用いら
れてきた。しかしながら、ポリシリコンに関して
は、抵抗値がアルミニウム等の金属に比較して
100倍程度高いため、素子の高速化の点で問題が
あつた。又アルミニウムに関しても結晶粒径が大
きいため、パターンの微細化の点で問題があつ
た。またエレクトロ・マイグレーシヨンが大きく
て半導体素子の信頼性に欠ける等の問題点もあつ
た。 そこで、最近微細加工が可能で高温熱処理にも
耐え得るモリブデン、タングステン等の高融点金
属（1400℃以上の融点を有する金属で以下同様の
使い方をする）が改めて注目されている。このよ
うな技術は例えば米国の月刊雑誌「エレクトロケ
ケミカル ソサイアテイ（Electrochemical
Society）」（1968年８月号）の「セルフーレジス
タード モリブデナムーゲート モスエフイーテ
イー（Self―Registered Molybdenum―Gate
MOSFET）」（第874頁乃至第876頁）に記載され
ている。しかしながら、これらの金属は400℃ぐ
らいの低温でも非常に酸化しやすいため扱い方が
かなり難しい。更に500℃付近の低温でシリコン
と反応してシリサイドを形成する性質を有してお
り、その結果配線低抗が増大したり、あるいはシ
リサイドとシリコンの体積膨脹差と熱膨脹差によ
りシリサイド―シリコン界面にはがれが生じる、
あるいは半導体素子のコンタクト抵抗が増大した
りする等の欠点を有していた。 それ故、モリブデンあるいはタングステンを配
線材料として用いる場合、シリコン基板に上記金
属を付着後は基板温度を500〜600℃以上に上げな
いことが条件として加わつてくる。従つて、高融
点金属の本来の特長が生かされないばかりか、半
導体素子を作製する上で非常な制約を受ける。こ
れらの問題を回避するためには、例えばモリブデ
ン、タングステン等の金属と基板シリコンとの間
に反応を阻止するためのバリヤ金属を付着させる
必要が生じ、その結果多層構造となる。しかしな
がら、この方法は膜厚相互の正確な制御を必要と
するため工程が複雑になるという欠点を有してい
るばかりでなく、特にパターンの微細化にとつて
多層金属のエツチング等が複雑かつ困難になりあ
まり好ましくない方法である。又、最近モリブデ
ンシリサイドあるいはタングステンシリサイドを
スパツタ法で付着したものを電極、配線材料とし
て使用した報告例もある。例えば、米国で1977年
の秋に開催された「エレクトロケミカル ソサイ
アテイ フオール ミーテイング（Electroche―
mical Society Fall Meeting）」（1977年）の「ア
ニユー ゲート マテリアル フオー モス
デバイシーズ、モリブデナム シリサイド（エム
オーエスアイツー）（Ａ New Gate Material
For Mos Devices、Molybdenum Silicide
（MoSi2）」（第871頁乃至第873頁）に記載されて
いる。しかし、これらも金属と比較して抵抗値が
高い等の問題が残されている。 本発明の目的は上記従来の方法に鑑み、これを
改良した半導体装置を提供するもので、本発明は
微細な電極、配線を行ない信頼性の高い、高速度
化、高密度化された半導体装置を製造する場合に
特に有効である。 本発明の特徴は従来から電極、配線材料として
用いられているモリブデン金属にレニウムを添加
することにより、耐酸化性あるいは耐腐蝕性に強
く、シリサイドの形成が抑制され、かつ再結晶粒
が微小であることを特徴とする合金膜を具備した
半導体装置を得ることにある。 次に本発明について写真を参照して説明する。 第１図は従来の技術によつて製造した半導体装
置の断面の主表面近傍を斜め上方から走査型電子
顕微鏡の二次電子像によつて得た写真である。第
２図は本発明に基いて製造した半導体装置の断面
の主表面近傍を斜め上方から同様に走査型電子顕
微鏡の二次電子像によつて得た写真である。（第
１図及び第２図で示した写真で観察される半導体
装置の各部の大きさは、これらの写真のたて及び
よこの長さを約1.5μｍとしてみてこの長さに比
例した寸法としてとらえられる。） ここで、第２図の写真で示した半導体装置は、
モリブデンの中に2.5アトミツク（atomic）％の
レニウムが添加された金属５をシリコン基板６上
に付着させ、その後1000℃で30分間の熱処理は、
なめらかな表面４を有している。ところが、第１
図の写真で示した半導体装置は、単にモリブデン
をシリコン基板３上に付着させ熱処理を施したも
のであるから、蒸着されたモリブデンは全てシリ
サイド２になつている。またこのシリサイド２は
凹凸のある表面１を有している。従つて比抵抗が
高くなつているばかりでなく、体積膨脹を起こし
て、多数のクラツクあるいははがれ７が生じてい
る部分が認められる。それに比較して本発明に基
く半導体装置は第２図の写真に示したように、シ
リコン基板上でも非常に安定でほとんどシリサイ
ドは形成されていない。この事実は、後述するよ
うに付着膜の抵抗値が高温の熱処理後も金属本来
の値を有していることを示唆している。すなわ
ち、高融点金属本来の特徴を十二分に生かせる方
法であることを示している。また、第２図から判
かるように、再結晶粒径も約50ナノメートル
（nm）程度であることから微細化を必要とする半
導体素子に最も適していると言える。 更に本発明による合金膜は、モリブデン、タン
グステン等の金属に比較して、耐酸化性、耐腐蝕
性及び温度係数の点でもすぐれているため、プロ
セス的にもあるいは信頼性の面でも非常にすぐれ
た性質を有するものといえる。更に加工性の面で
もプラズマ・エツチング、イオン・ミーリング法
を適用すれば全く問題なくパターニングが可能で
ある。 本発明に基いて合金膜をシリコンの熱酸化膜上
及びシリコン基板上に形成し、その後1000℃で30
分間の熱処理を施した試料の比抵抗と、従来技術
によつて形成したモリブデンの試料のそれとを比
較した結果を次表を示す。
の金属材料に関するものである。 最近、半導体集積回路の高集積度化高速度化に
伴ない、ゲート電極や配線材料等の選定が大きな
問題となつている。従来、ゲート電極及び配線材
料としてポリシリコンやアルミニウム等が用いら
れてきた。しかしながら、ポリシリコンに関して
は、抵抗値がアルミニウム等の金属に比較して
100倍程度高いため、素子の高速化の点で問題が
あつた。又アルミニウムに関しても結晶粒径が大
きいため、パターンの微細化の点で問題があつ
た。またエレクトロ・マイグレーシヨンが大きく
て半導体素子の信頼性に欠ける等の問題点もあつ
た。 そこで、最近微細加工が可能で高温熱処理にも
耐え得るモリブデン、タングステン等の高融点金
属（1400℃以上の融点を有する金属で以下同様の
使い方をする）が改めて注目されている。このよ
うな技術は例えば米国の月刊雑誌「エレクトロケ
ケミカル ソサイアテイ（Electrochemical
Society）」（1968年８月号）の「セルフーレジス
タード モリブデナムーゲート モスエフイーテ
イー（Self―Registered Molybdenum―Gate
MOSFET）」（第874頁乃至第876頁）に記載され
ている。しかしながら、これらの金属は400℃ぐ
らいの低温でも非常に酸化しやすいため扱い方が
かなり難しい。更に500℃付近の低温でシリコン
と反応してシリサイドを形成する性質を有してお
り、その結果配線低抗が増大したり、あるいはシ
リサイドとシリコンの体積膨脹差と熱膨脹差によ
りシリサイド―シリコン界面にはがれが生じる、
あるいは半導体素子のコンタクト抵抗が増大した
りする等の欠点を有していた。 それ故、モリブデンあるいはタングステンを配
線材料として用いる場合、シリコン基板に上記金
属を付着後は基板温度を500〜600℃以上に上げな
いことが条件として加わつてくる。従つて、高融
点金属の本来の特長が生かされないばかりか、半
導体素子を作製する上で非常な制約を受ける。こ
れらの問題を回避するためには、例えばモリブデ
ン、タングステン等の金属と基板シリコンとの間
に反応を阻止するためのバリヤ金属を付着させる
必要が生じ、その結果多層構造となる。しかしな
がら、この方法は膜厚相互の正確な制御を必要と
するため工程が複雑になるという欠点を有してい
るばかりでなく、特にパターンの微細化にとつて
多層金属のエツチング等が複雑かつ困難になりあ
まり好ましくない方法である。又、最近モリブデ
ンシリサイドあるいはタングステンシリサイドを
スパツタ法で付着したものを電極、配線材料とし
て使用した報告例もある。例えば、米国で1977年
の秋に開催された「エレクトロケミカル ソサイ
アテイ フオール ミーテイング（Electroche―
mical Society Fall Meeting）」（1977年）の「ア
ニユー ゲート マテリアル フオー モス
デバイシーズ、モリブデナム シリサイド（エム
オーエスアイツー）（Ａ New Gate Material
For Mos Devices、Molybdenum Silicide
（MoSi2）」（第871頁乃至第873頁）に記載されて
いる。しかし、これらも金属と比較して抵抗値が
高い等の問題が残されている。 本発明の目的は上記従来の方法に鑑み、これを
改良した半導体装置を提供するもので、本発明は
微細な電極、配線を行ない信頼性の高い、高速度
化、高密度化された半導体装置を製造する場合に
特に有効である。 本発明の特徴は従来から電極、配線材料として
用いられているモリブデン金属にレニウムを添加
することにより、耐酸化性あるいは耐腐蝕性に強
く、シリサイドの形成が抑制され、かつ再結晶粒
が微小であることを特徴とする合金膜を具備した
半導体装置を得ることにある。 次に本発明について写真を参照して説明する。 第１図は従来の技術によつて製造した半導体装
置の断面の主表面近傍を斜め上方から走査型電子
顕微鏡の二次電子像によつて得た写真である。第
２図は本発明に基いて製造した半導体装置の断面
の主表面近傍を斜め上方から同様に走査型電子顕
微鏡の二次電子像によつて得た写真である。（第
１図及び第２図で示した写真で観察される半導体
装置の各部の大きさは、これらの写真のたて及び
よこの長さを約1.5μｍとしてみてこの長さに比
例した寸法としてとらえられる。） ここで、第２図の写真で示した半導体装置は、
モリブデンの中に2.5アトミツク（atomic）％の
レニウムが添加された金属５をシリコン基板６上
に付着させ、その後1000℃で30分間の熱処理は、
なめらかな表面４を有している。ところが、第１
図の写真で示した半導体装置は、単にモリブデン
をシリコン基板３上に付着させ熱処理を施したも
のであるから、蒸着されたモリブデンは全てシリ
サイド２になつている。またこのシリサイド２は
凹凸のある表面１を有している。従つて比抵抗が
高くなつているばかりでなく、体積膨脹を起こし
て、多数のクラツクあるいははがれ７が生じてい
る部分が認められる。それに比較して本発明に基
く半導体装置は第２図の写真に示したように、シ
リコン基板上でも非常に安定でほとんどシリサイ
ドは形成されていない。この事実は、後述するよ
うに付着膜の抵抗値が高温の熱処理後も金属本来
の値を有していることを示唆している。すなわ
ち、高融点金属本来の特徴を十二分に生かせる方
法であることを示している。また、第２図から判
かるように、再結晶粒径も約50ナノメートル
（nm）程度であることから微細化を必要とする半
導体素子に最も適していると言える。 更に本発明による合金膜は、モリブデン、タン
グステン等の金属に比較して、耐酸化性、耐腐蝕
性及び温度係数の点でもすぐれているため、プロ
セス的にもあるいは信頼性の面でも非常にすぐれ
た性質を有するものといえる。更に加工性の面で
もプラズマ・エツチング、イオン・ミーリング法
を適用すれば全く問題なくパターニングが可能で
ある。 本発明に基いて合金膜をシリコンの熱酸化膜上
及びシリコン基板上に形成し、その後1000℃で30
分間の熱処理を施した試料の比抵抗と、従来技術
によつて形成したモリブデンの試料のそれとを比
較した結果を次表を示す。
【表】
本発明に基いて形成した合金膜の比抵抗は、16
×10-5Ω・cmで、モリブデン膜のそれに比べて約
2.5倍の値を示しているが、1000℃で熱処理を施
すと、本発明に基いた場合は1.6×10-5Ω・cmと
なり、付着直後の比抵抗に比較して1/10の値に減
少している。この値は同じ条件で熱処理を施した
モリブデン膜のそれとほぼ同じ程度である。一方
シリコン基板上に付着させた場合には、本発明に
基く合金膜は酸化膜上の場合とほとんど同じ挙動
を示しているのに対し、モリブデン膜の比抵抗は
熱処理を行なつた後では、本発明に基くものより
４倍も高い。これはシリサイドが形成されたこと
に起因している。また、本発明による合金膜のシ
リコン酸化膜に対する密着性は、モリブデン等の
単体金属と同程度によることも明らかになつた。 以上の結果は、モリブデン膜に2.5アトミツク
（atomic）％のレニウムが添加された合金膜に関
する一実施例であるが、レニウムの添加の割合を
0.1乃至50アトミツク（atomic）％まで変化させ
ても同様な効果が得られる。 以上の如く、メタライゼーシヨン用の金属であ
るモリブデン、レニウムを添加して得られた合金
膜は、半導体装置の電極あるいは配線材料として
使用することにより、半導体装置を高集積度化、
高速度化及び高信頼性化できる等の効果を生じせ
しめる。
×10-5Ω・cmで、モリブデン膜のそれに比べて約
2.5倍の値を示しているが、1000℃で熱処理を施
すと、本発明に基いた場合は1.6×10-5Ω・cmと
なり、付着直後の比抵抗に比較して1/10の値に減
少している。この値は同じ条件で熱処理を施した
モリブデン膜のそれとほぼ同じ程度である。一方
シリコン基板上に付着させた場合には、本発明に
基く合金膜は酸化膜上の場合とほとんど同じ挙動
を示しているのに対し、モリブデン膜の比抵抗は
熱処理を行なつた後では、本発明に基くものより
４倍も高い。これはシリサイドが形成されたこと
に起因している。また、本発明による合金膜のシ
リコン酸化膜に対する密着性は、モリブデン等の
単体金属と同程度によることも明らかになつた。 以上の結果は、モリブデン膜に2.5アトミツク
（atomic）％のレニウムが添加された合金膜に関
する一実施例であるが、レニウムの添加の割合を
0.1乃至50アトミツク（atomic）％まで変化させ
ても同様な効果が得られる。 以上の如く、メタライゼーシヨン用の金属であ
るモリブデン、レニウムを添加して得られた合金
膜は、半導体装置の電極あるいは配線材料として
使用することにより、半導体装置を高集積度化、
高速度化及び高信頼性化できる等の効果を生じせ
しめる。
第１図は、従来技術によつて製造した半導体装
置の断面の主表面近傍を斜め上方から走査型電子
顕微鏡の二次電子像によつて得た写真である。ま
た第２図は、本発明に基いて製造した半導体装置
の断面の主表面近傍を同様に斜め上方から走査型
電子顕微鏡の二次電子像によつて得た写真であ
る。 尚、図において１……シリサイドの表面、２…
…シリサイド、３……シリコン半導体基板、７…
…クラツク又ははがれ、４……モリブデン―レニ
ウム合金膜の表面、５……モリブデン―レニウム
合金膜、６……シリコン半導体基板を各々示す。
置の断面の主表面近傍を斜め上方から走査型電子
顕微鏡の二次電子像によつて得た写真である。ま
た第２図は、本発明に基いて製造した半導体装置
の断面の主表面近傍を同様に斜め上方から走査型
電子顕微鏡の二次電子像によつて得た写真であ
る。 尚、図において１……シリサイドの表面、２…
…シリサイド、３……シリコン半導体基板、７…
…クラツク又ははがれ、４……モリブデン―レニ
ウム合金膜の表面、５……モリブデン―レニウム
合金膜、６……シリコン半導体基板を各々示す。
Claims (1)
- １ 半導体基板にモリブデンを含む材料で形成し
た電極配線等を備えた半導体装置において、前記
モリブデンを含む材料が、0.1〜50アトミツク％
のレニウムを有するモリブデン合金材料であるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2531279A JPS55118648A (en) | 1979-03-05 | 1979-03-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2531279A JPS55118648A (en) | 1979-03-05 | 1979-03-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55118648A JPS55118648A (en) | 1980-09-11 |
| JPS6161264B2 true JPS6161264B2 (ja) | 1986-12-24 |
Family
ID=12162477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2531279A Granted JPS55118648A (en) | 1979-03-05 | 1979-03-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55118648A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2549340B2 (ja) * | 1993-02-01 | 1996-10-30 | スライデックス株式会社 | ファイルシート収納装置 |
-
1979
- 1979-03-05 JP JP2531279A patent/JPS55118648A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55118648A (en) | 1980-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4180596A (en) | Method for providing a metal silicide layer on a substrate | |
| EP0159935B1 (en) | Method for inhibiting dopant out-diffusion | |
| JPS59217328A (ja) | 集積回路装置の製造方法 | |
| JPS5863174A (ja) | 導電性構造体の形成方法 | |
| WO2002056340A2 (en) | Semiconductor device with fuse, resistor, diffusion barrier or capacitor of a refractory metal-silicon-nitrogen compound | |
| JPS6318342B2 (ja) | ||
| US20020098669A1 (en) | Gate electrode having agglomeration prevention layer on metal silicide layer, and method for forming the same | |
| US5624871A (en) | Method for making electrical local interconnects | |
| JPS6161264B2 (ja) | ||
| JP3540613B2 (ja) | 半導体装置 | |
| JPS584975A (ja) | 半導体装置の製造方法 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| EP0100454B1 (en) | Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device | |
| JPS61242039A (ja) | 半導体装置 | |
| Kwong | Rapid thermal annealing of co-sputtered tantalum silicide films | |
| JPH05267300A (ja) | 半導体装置 | |
| JP2991121B2 (ja) | 半導体装置およびその製造方法 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| TWI239623B (en) | Electrically conductive structure layer and the formation method for reducing the metal etching residue | |
| JP2645811B2 (ja) | 拡散バリヤ機能を有する半導体素子の電極形成方法 | |
| JPH0578181B2 (ja) | ||
| JPS59168666A (ja) | 半導体装置 | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| JP2705193B2 (ja) | 半導体装置の製法 | |
| JP2764934B2 (ja) | 半導体装置 |