JPS6161533B2 - - Google Patents
Info
- Publication number
- JPS6161533B2 JPS6161533B2 JP55005817A JP581780A JPS6161533B2 JP S6161533 B2 JPS6161533 B2 JP S6161533B2 JP 55005817 A JP55005817 A JP 55005817A JP 581780 A JP581780 A JP 581780A JP S6161533 B2 JPS6161533 B2 JP S6161533B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- semiconductor wafer
- slurry
- film
- organic substance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/134—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being in grooves in the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体装置の製造方法に係り、特に
ZnO，B2O3及びSiO2の３成分から成る結晶質ガ
ラスと有機物質とから構成されるガラススラリー
をpn接合部の表面安定化用に用いた半導体装置
の製造方法に関する。 最近、半導体装置のpn接合部の絶縁被覆膜に
ZnO系ガラス組成物を焼き付ける方法がしばしば
用いられている。ガラス粉末を薄く塗布する方法
としては、電気泳動法、遠心沈降法および印刷法
等がある。これらの中でも電気泳動法は、作業
性、装置の簡便さ等の利点を有するために一般的
に良く用いられている方法である。しかし、この
方法は、14μｍ以下の非常に微細な粉末を必要と
し、このためガラス組成物製造工程において、粉
砕あるいは分級を行なうことが必要となるが、例
えば粉砕にボールミル等を用いて長時間放置した
場合、ガラス組成物の平均粒径は小さくなつて
も、ボールミル等からの不純物が入り込み、半導
体装置の素子特性を低下させる要因となる。そこ
で微細な粉末を得るためには、一般的には分級と
いう工程を設ける必要がある。この場合、分散媒
には、イソプロピルアルコールあるいはエチルア
ルコールが良く用いられる。この分級工程で得ら
れる微細な粉末の収率は大体50％程度であるの
で、半分近くは使われないのが現状である。ま
た、電気泳動法でガラス組成物を半導体装置の
pn接合部に酸化膜をマスクとして選択的に付着
する方法が一般的であるが、トランジスタのごと
き、酸化膜表面が清浄であることを要求される半
導体装置及び極微細な電極形状を求められる半導
体装置等では、ガラスの微粉により酸化膜表面が
汚染され、電気特性不良となることの外に、電極
パターン不良等の原因ともなる。 さらに、電気泳動法では添加する電解質の種
類、量、水分、ガラス分散液濃度、泳動電圧、被
付着物と電極との距離など多くの要因によりガラ
ス付着速度が左右されるためガラス膜厚の均一
性、再現性を確保するのが困難である。 上記した、種々の欠点を補うガラス被膜形成方
法として、スクリーン印刷法がある。この方法の
利点としては、第１にガラス粉末の粒子径がスク
リーンマスクの網目の径により規定され、大体
325メツシユ（43μ）である点が挙げられる。パ
ツシベーシヨン用として一般的に市販されている
ガラス粉末が大体325メツシユ（43μ）であるの
で全てのガラス粉末を使うことができる。さらに
電気泳動法で粉末塗布の難しいPbO系ガラス粉末
もパツシベーシヨンすることが可能である。 第２の利点は、この方法を、酸化膜表面の清浄
さを求められるトランジスタの如き半導体装置お
よび極微細な電極を求められる半導体装置等に適
用した場合に認められる。すなわち、この方法に
よれば、ガラス粉末の不必要部分はスクリーンマ
スクによつて完全に保護されるため、電気泳動法
の如き付着法に比べ、酸化膜表面にガラス粉末が
付着されることがなく、酸化膜表面へのガラス粉
末の溶着による電極パターンの不良、電気特性の
不良が惹き起されないという利点がある。 スクリーン印刷法によるガラスパツシベーシヨ
ン技術は既に周知の方法であり、PbO系ガラスを
スクリーン印刷した例は多い。PbO系ガラスの場
合、流れが良く、シリコン表面によくなじみ、気
孔が少ないという利点を有する。しかし、PbO系
ガラスの熱膨張係数は一般的にZnO系ガラスに比
べ大きく、パツシベーシヨン以降の工程における
熱シヨツク等に弱く、半導体装置の電気特性が劣
下する原因ともなつている。また、PbO自体が可
動イオンとして働くため、半導体装置の信頼性が
ZnO系に比較して悪い傾向がある。 ZnOを主成分としたガラスは、PbO系ガラスに
比較して、熱膨張係数が小さいこと、半導体装置
の信頼性が良いことおよび電気泳動法で簡便にガ
ラスを付着できることなどから一般的に良く用い
られているが、スクリーン印刷法に用られた例は
ほとんどない。この理由はPbOを主成分としたガ
ラスに比較して、流れが悪く、均一な被膜を形成
できないこと、ピンホールが多いことおよび被膜
中に気泡ができ易い等の欠点を有し歩留りが非常
に悪いためと考えられる。さらに、半導体の初期
特性、例えば、逆もれ電流が大きく規定の耐圧が
得られないという欠点を有するためである。 本発明の目的は、上記した従来技術の欠点を改
良し、ZnOを主成分とするガラススラリーを用い
てスクリーン印刷法により半導体装置を製造する
方法を提供することにある。 本発明のこの目的は、ZnOが主成分の結晶質ガ
ラスと有機物質により構成されるガラススラリー
を印刷してモート（溝）に選択的に埋め、次いで
これを焼成して有機物質を灰化あるいは飛散さ
せ、更にガラスを軟化点付近で一度保持した後結
晶化点付近で焼成することを特徴とする半導体装
置の製造方法により達成された。 以下本発明の実施例を説明する。第１図は、本
発明の方法により、pn接合部の露出したモート
１４に、ZnOを主成分とするガラスと有機物質で
構成されるガラススラリーをスクリーン印刷付着
せしめ、焼付ガラス膜１１にすることにより得ら
れたガラスパツシベーシヨントランジスタの概略
断面図を示すものである。なお、図中、１２は
SiO2膜、１３は電極である。 本発明の半導体装置の製造方法は、これを具体
的に述べれば、以下の連続する10工程より成る。 (1) ウエハ拡散 不純物拡散等の終了したトランジスタウエハ
のpn接合部以外をホトレジスト膜等で被覆す
る。 (2) モートエツチ 弗酸、硝酸等のエツチング液で溝（モート）
を堀る。 (3) ガラス印刷 エツチングの終了したトランジスタウエハの
pn接合の露出せる溝および溝の近傍の肩部に
ZnOを主成分とするガラスと有機物質で構成さ
れるガラススラリーを印刷し付着せしめる。 (4) 有機物焼成 印刷が容易にできるように配合された有機物
質を灰化あるいは飛散せしめるために、ガラス
スラリーを付着せしめたウエハをガラスの軟化
点以下で熱処理する。 (5) ガラス焼成 ガラスを焼き付ける。この場合、ZnO系のガ
ラスはPbO系ガラスに比較して流れが悪く、特
に前の工程(4)で有機物の抜けたあとが、気泡お
よびピンホールの原因となる。ガラスの焼き付
けは上記した欠点を除くため、ガラスをガラス
の軟化点付近で保持する工程とガラスを結晶化
点付近に保持し結晶化させ熱膨張係数を低下さ
せる工程とを設ける必要がある。 (6) エミツタ・ベース面SiO2エツチ ガラスを焼き付けた半導体ウエハはホトレジ
スト膜をマスクにしてエミツタ、ベース電極を
形成する部分のSiO2膜をエツチングし除去す
る。従来の電気泳動法でガラスを付着した場合
は、エミツタ、ベース面にも微細なガラスが付
着しているため、あらかじめそのガラスを除去
する工程を設けねばならない。 (7) 電極蒸着 前工程(6)でSiO2膜を除去した後の半導体ウ
エハはSiO2膜エツチング用ホトレジストを残
したまま電極金属を蒸着し付着せしめる。 (8) レジストバーンオフ 窒素等の雰囲気中約400℃の温度で熱処理す
る。この工程で工程(6)で付けたホトレジスト膜
は熱分解あるいは飛散する。 (9) リフトオフ ホトレジストの付いていた不要な電極金属を
テープ等ではぎとるリフトオフを行う。 (10) コレクタ面電極蒸着 コレクタ面に電極を蒸着し付着せしめる。 次に本発明において用いられるZnOを主成分と
するガラスと有機物質で構成されるガラススラリ
ーについて説明する。 第１表は、印刷用ガラススラリー中のガラス組
成とその軟化温度を示す。表中、ガラスNo.１〜２
が従来のガラス、No.３〜９が本発明で用いられる
ガラスを示す。熱的性質は示差熱分析装置により
測定した。
ZnO，B2O3及びSiO2の３成分から成る結晶質ガ
ラスと有機物質とから構成されるガラススラリー
をpn接合部の表面安定化用に用いた半導体装置
の製造方法に関する。 最近、半導体装置のpn接合部の絶縁被覆膜に
ZnO系ガラス組成物を焼き付ける方法がしばしば
用いられている。ガラス粉末を薄く塗布する方法
としては、電気泳動法、遠心沈降法および印刷法
等がある。これらの中でも電気泳動法は、作業
性、装置の簡便さ等の利点を有するために一般的
に良く用いられている方法である。しかし、この
方法は、14μｍ以下の非常に微細な粉末を必要と
し、このためガラス組成物製造工程において、粉
砕あるいは分級を行なうことが必要となるが、例
えば粉砕にボールミル等を用いて長時間放置した
場合、ガラス組成物の平均粒径は小さくなつて
も、ボールミル等からの不純物が入り込み、半導
体装置の素子特性を低下させる要因となる。そこ
で微細な粉末を得るためには、一般的には分級と
いう工程を設ける必要がある。この場合、分散媒
には、イソプロピルアルコールあるいはエチルア
ルコールが良く用いられる。この分級工程で得ら
れる微細な粉末の収率は大体50％程度であるの
で、半分近くは使われないのが現状である。ま
た、電気泳動法でガラス組成物を半導体装置の
pn接合部に酸化膜をマスクとして選択的に付着
する方法が一般的であるが、トランジスタのごと
き、酸化膜表面が清浄であることを要求される半
導体装置及び極微細な電極形状を求められる半導
体装置等では、ガラスの微粉により酸化膜表面が
汚染され、電気特性不良となることの外に、電極
パターン不良等の原因ともなる。 さらに、電気泳動法では添加する電解質の種
類、量、水分、ガラス分散液濃度、泳動電圧、被
付着物と電極との距離など多くの要因によりガラ
ス付着速度が左右されるためガラス膜厚の均一
性、再現性を確保するのが困難である。 上記した、種々の欠点を補うガラス被膜形成方
法として、スクリーン印刷法がある。この方法の
利点としては、第１にガラス粉末の粒子径がスク
リーンマスクの網目の径により規定され、大体
325メツシユ（43μ）である点が挙げられる。パ
ツシベーシヨン用として一般的に市販されている
ガラス粉末が大体325メツシユ（43μ）であるの
で全てのガラス粉末を使うことができる。さらに
電気泳動法で粉末塗布の難しいPbO系ガラス粉末
もパツシベーシヨンすることが可能である。 第２の利点は、この方法を、酸化膜表面の清浄
さを求められるトランジスタの如き半導体装置お
よび極微細な電極を求められる半導体装置等に適
用した場合に認められる。すなわち、この方法に
よれば、ガラス粉末の不必要部分はスクリーンマ
スクによつて完全に保護されるため、電気泳動法
の如き付着法に比べ、酸化膜表面にガラス粉末が
付着されることがなく、酸化膜表面へのガラス粉
末の溶着による電極パターンの不良、電気特性の
不良が惹き起されないという利点がある。 スクリーン印刷法によるガラスパツシベーシヨ
ン技術は既に周知の方法であり、PbO系ガラスを
スクリーン印刷した例は多い。PbO系ガラスの場
合、流れが良く、シリコン表面によくなじみ、気
孔が少ないという利点を有する。しかし、PbO系
ガラスの熱膨張係数は一般的にZnO系ガラスに比
べ大きく、パツシベーシヨン以降の工程における
熱シヨツク等に弱く、半導体装置の電気特性が劣
下する原因ともなつている。また、PbO自体が可
動イオンとして働くため、半導体装置の信頼性が
ZnO系に比較して悪い傾向がある。 ZnOを主成分としたガラスは、PbO系ガラスに
比較して、熱膨張係数が小さいこと、半導体装置
の信頼性が良いことおよび電気泳動法で簡便にガ
ラスを付着できることなどから一般的に良く用い
られているが、スクリーン印刷法に用られた例は
ほとんどない。この理由はPbOを主成分としたガ
ラスに比較して、流れが悪く、均一な被膜を形成
できないこと、ピンホールが多いことおよび被膜
中に気泡ができ易い等の欠点を有し歩留りが非常
に悪いためと考えられる。さらに、半導体の初期
特性、例えば、逆もれ電流が大きく規定の耐圧が
得られないという欠点を有するためである。 本発明の目的は、上記した従来技術の欠点を改
良し、ZnOを主成分とするガラススラリーを用い
てスクリーン印刷法により半導体装置を製造する
方法を提供することにある。 本発明のこの目的は、ZnOが主成分の結晶質ガ
ラスと有機物質により構成されるガラススラリー
を印刷してモート（溝）に選択的に埋め、次いで
これを焼成して有機物質を灰化あるいは飛散さ
せ、更にガラスを軟化点付近で一度保持した後結
晶化点付近で焼成することを特徴とする半導体装
置の製造方法により達成された。 以下本発明の実施例を説明する。第１図は、本
発明の方法により、pn接合部の露出したモート
１４に、ZnOを主成分とするガラスと有機物質で
構成されるガラススラリーをスクリーン印刷付着
せしめ、焼付ガラス膜１１にすることにより得ら
れたガラスパツシベーシヨントランジスタの概略
断面図を示すものである。なお、図中、１２は
SiO2膜、１３は電極である。 本発明の半導体装置の製造方法は、これを具体
的に述べれば、以下の連続する10工程より成る。 (1) ウエハ拡散 不純物拡散等の終了したトランジスタウエハ
のpn接合部以外をホトレジスト膜等で被覆す
る。 (2) モートエツチ 弗酸、硝酸等のエツチング液で溝（モート）
を堀る。 (3) ガラス印刷 エツチングの終了したトランジスタウエハの
pn接合の露出せる溝および溝の近傍の肩部に
ZnOを主成分とするガラスと有機物質で構成さ
れるガラススラリーを印刷し付着せしめる。 (4) 有機物焼成 印刷が容易にできるように配合された有機物
質を灰化あるいは飛散せしめるために、ガラス
スラリーを付着せしめたウエハをガラスの軟化
点以下で熱処理する。 (5) ガラス焼成 ガラスを焼き付ける。この場合、ZnO系のガ
ラスはPbO系ガラスに比較して流れが悪く、特
に前の工程(4)で有機物の抜けたあとが、気泡お
よびピンホールの原因となる。ガラスの焼き付
けは上記した欠点を除くため、ガラスをガラス
の軟化点付近で保持する工程とガラスを結晶化
点付近に保持し結晶化させ熱膨張係数を低下さ
せる工程とを設ける必要がある。 (6) エミツタ・ベース面SiO2エツチ ガラスを焼き付けた半導体ウエハはホトレジ
スト膜をマスクにしてエミツタ、ベース電極を
形成する部分のSiO2膜をエツチングし除去す
る。従来の電気泳動法でガラスを付着した場合
は、エミツタ、ベース面にも微細なガラスが付
着しているため、あらかじめそのガラスを除去
する工程を設けねばならない。 (7) 電極蒸着 前工程(6)でSiO2膜を除去した後の半導体ウ
エハはSiO2膜エツチング用ホトレジストを残
したまま電極金属を蒸着し付着せしめる。 (8) レジストバーンオフ 窒素等の雰囲気中約400℃の温度で熱処理す
る。この工程で工程(6)で付けたホトレジスト膜
は熱分解あるいは飛散する。 (9) リフトオフ ホトレジストの付いていた不要な電極金属を
テープ等ではぎとるリフトオフを行う。 (10) コレクタ面電極蒸着 コレクタ面に電極を蒸着し付着せしめる。 次に本発明において用いられるZnOを主成分と
するガラスと有機物質で構成されるガラススラリ
ーについて説明する。 第１表は、印刷用ガラススラリー中のガラス組
成とその軟化温度を示す。表中、ガラスNo.１〜２
が従来のガラス、No.３〜９が本発明で用いられる
ガラスを示す。熱的性質は示差熱分析装置により
測定した。
【表】
本発明で用いられるガラススラリーは以下のよ
うに調製される。上記ガラス粉末と媒体としての
有機物質を混合し、スラリー状にする。有機物質
としては、ブチルカルビトールあるいはブチルカ
ルビトールにエチルセルローズ等の繊維素を重量
比で〜10％程度溶解したものを用いる。この場
合、エチルセルローズ等の繊維素の多くはアルカ
リ物質が混入しているため、10％を越える量を加
えると半導体装置の電気特性が期待できない。 ガラス粉末と有機物質の配合割合は印刷性を考
慮して、ガラススラリーの粘度が1000〜30000cp
程度になるよう調整する。この場合、粘度が
30000cpを越えるとパターンニングの際ガラスス
ラリーがスクリーンを通らず半導体装置のパツシ
ベーシヨンに適さない。また、粘度が1000cpよ
りも小さい場合はスクリーンマスクと半導体ウエ
ハの合せ目からガラスを付けたくない半導体装置
表面にガラススラリーがしみ込み、その表面をガ
ラスによつて汚染してしまう。その結果、トラン
ジスタのごとき半導体装置のエミツタ、ベース面
にガラスが付着し、電流増幅率を低下させること
や電極パターン不良が多数発生する。 次にトランジスタに本発明の方法を適用した例
について説明する。 第２図はトランジスタの阻止特性を示し、図中
３１は電気泳動法により第１表ガラスNo.８のガラ
スを付着した例、３２はガラスNo.８のガラスをス
クリーン印刷した例である。スクリーン印刷した
場合（図中３２）、従来の電気泳動によるガラス
付着法（図中３１）に比べ遜色がなく耐圧も高
い。 第３図は上記したトランジスタの耐圧分布を示
す。図中、４１は第１表におけるNo.８のガラスを
電気泳動法で付着した例、４２はNo.８のガラスを
スクリーン印刷した例である。本発明の方法を実
施した場合（図中４２）、従来の電気泳動法（図
中４１）に比べ遜色がないことがわかる。 スクリーン印刷法によりパツシベーシヨンした
トランジスタは、その他の方法によりパツシベー
シヨンしたものに比較して、その後の電極パター
ン形成工程におけるホトレジストの切れ、SiO2
膜の切れが良く、電流増幅率等の電気特性不良が
少ない。 さらに、本発明で用いられたガラススラリー
は、ガラス粉末および有機物質で構成されてお
り、長時間の保存も耐えるため、ダイオード等比
較的構造の簡単な半導体装置の場合、電気泳動法
に比較して製造コストを低くすることができる利
点がある。 以上、トランジスタについて本発明の実施例を
説明したが、本発明はその他の溝をもつ半導体装
置、例えばサイリスタやダイオードあるいは、プ
レナ型半導体装置のパツシベーシヨン等にも適用
できることはもちろんである。 以上説明したように本発明によれば従来スクリ
ーン印刷法には適用されていなかつたZnOを主成
分とするガラススラリーを用いてスクリーン印刷
法により半導体装置を製造することができる。
うに調製される。上記ガラス粉末と媒体としての
有機物質を混合し、スラリー状にする。有機物質
としては、ブチルカルビトールあるいはブチルカ
ルビトールにエチルセルローズ等の繊維素を重量
比で〜10％程度溶解したものを用いる。この場
合、エチルセルローズ等の繊維素の多くはアルカ
リ物質が混入しているため、10％を越える量を加
えると半導体装置の電気特性が期待できない。 ガラス粉末と有機物質の配合割合は印刷性を考
慮して、ガラススラリーの粘度が1000〜30000cp
程度になるよう調整する。この場合、粘度が
30000cpを越えるとパターンニングの際ガラスス
ラリーがスクリーンを通らず半導体装置のパツシ
ベーシヨンに適さない。また、粘度が1000cpよ
りも小さい場合はスクリーンマスクと半導体ウエ
ハの合せ目からガラスを付けたくない半導体装置
表面にガラススラリーがしみ込み、その表面をガ
ラスによつて汚染してしまう。その結果、トラン
ジスタのごとき半導体装置のエミツタ、ベース面
にガラスが付着し、電流増幅率を低下させること
や電極パターン不良が多数発生する。 次にトランジスタに本発明の方法を適用した例
について説明する。 第２図はトランジスタの阻止特性を示し、図中
３１は電気泳動法により第１表ガラスNo.８のガラ
スを付着した例、３２はガラスNo.８のガラスをス
クリーン印刷した例である。スクリーン印刷した
場合（図中３２）、従来の電気泳動によるガラス
付着法（図中３１）に比べ遜色がなく耐圧も高
い。 第３図は上記したトランジスタの耐圧分布を示
す。図中、４１は第１表におけるNo.８のガラスを
電気泳動法で付着した例、４２はNo.８のガラスを
スクリーン印刷した例である。本発明の方法を実
施した場合（図中４２）、従来の電気泳動法（図
中４１）に比べ遜色がないことがわかる。 スクリーン印刷法によりパツシベーシヨンした
トランジスタは、その他の方法によりパツシベー
シヨンしたものに比較して、その後の電極パター
ン形成工程におけるホトレジストの切れ、SiO2
膜の切れが良く、電流増幅率等の電気特性不良が
少ない。 さらに、本発明で用いられたガラススラリー
は、ガラス粉末および有機物質で構成されてお
り、長時間の保存も耐えるため、ダイオード等比
較的構造の簡単な半導体装置の場合、電気泳動法
に比較して製造コストを低くすることができる利
点がある。 以上、トランジスタについて本発明の実施例を
説明したが、本発明はその他の溝をもつ半導体装
置、例えばサイリスタやダイオードあるいは、プ
レナ型半導体装置のパツシベーシヨン等にも適用
できることはもちろんである。 以上説明したように本発明によれば従来スクリ
ーン印刷法には適用されていなかつたZnOを主成
分とするガラススラリーを用いてスクリーン印刷
法により半導体装置を製造することができる。
第１図はガラスパツシベーシヨントランジスタ
の概略断面図、第２図、第３図はトランジスタの
電気特性を示すグラフである。 １１……焼付ガラス膜、１２……SiO2膜、１
３……電極、１４……モート。
の概略断面図、第２図、第３図はトランジスタの
電気特性を示すグラフである。 １１……焼付ガラス膜、１２……SiO2膜、１
３……電極、１４……モート。
Claims (1)
- 【特許請求の範囲】 １ 半導体ウエハに形成された少なくとも１個の
pn接合を横切る溝を形成し、 ZnOを主成分とするガラス粉末と有機物質から
なるガラススラリーをスクリーン印刷法により上
記溝に埋め、 前記ガラススラリーを埋めた半導体ウエハを前
記ガラスの軟化点以下の温度に加熱して前記ガラ
ススラリー中の前記有機物質を灰化飛散させ、 前記ガラスの軟化点付近に前記半導体ウエハの
加熱温度を保持し、 前記ガラスの結晶化点付近に加熱温度を高め前
記ガラスを焼成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP581780A JPS56104443A (en) | 1980-01-23 | 1980-01-23 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP581780A JPS56104443A (en) | 1980-01-23 | 1980-01-23 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56104443A JPS56104443A (en) | 1981-08-20 |
| JPS6161533B2 true JPS6161533B2 (ja) | 1986-12-26 |
Family
ID=11621629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP581780A Granted JPS56104443A (en) | 1980-01-23 | 1980-01-23 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56104443A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164045U (ja) * | 1986-03-20 | 1986-10-11 | ||
| US5448111A (en) * | 1993-09-20 | 1995-09-05 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| AU2007336853B2 (en) | 2006-12-21 | 2012-09-06 | Diversey, Inc. | Floor finish application assembly and method |
| WO2013114562A1 (ja) * | 2012-01-31 | 2013-08-08 | 新電元工業株式会社 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
| JP5827398B2 (ja) * | 2012-05-08 | 2015-12-02 | 新電元工業株式会社 | 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS491611A (ja) * | 1972-04-19 | 1974-01-09 | ||
| JPS5128813A (ja) * | 1974-09-04 | 1976-03-11 | Hitachi Ltd | Handotaisochihifukuyogarasu no seizohoho |
-
1980
- 1980-01-23 JP JP581780A patent/JPS56104443A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56104443A (en) | 1981-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2794846A (en) | Fabrication of semiconductor devices | |
| US5698451A (en) | Method of fabricating contacts for solar cells | |
| US4097834A (en) | Non-linear resistors | |
| US4202916A (en) | Surfacing process for the stabilization of semiconductor bodies employing glass containing quartz passivating layer | |
| JPS61285714A (ja) | 半導体構造の製造方法 | |
| JPS6161533B2 (ja) | ||
| JP5176159B1 (ja) | ｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池素子の製造方法 | |
| JPS6396809A (ja) | 導電ペ−スト | |
| TWI612567B (zh) | 半導體裝置的製造方法 | |
| TWI657512B (zh) | 半導體裝置的製造方法 | |
| CN117174760B (zh) | 一种场环结构的tvs芯片及其制作方法 | |
| KR20140019473A (ko) | n 형 확산층 형성 조성물, n 형 확산층의 제조 방법 및 태양 전지 소자의 제조 방법 | |
| CN114823506A (zh) | 一种新型集成的低漏流稳压管的制备方法 | |
| JPS6018152B2 (ja) | 太陽電池装置の作製方法 | |
| JP6582747B2 (ja) | ｎ型拡散層形成用組成物、ｎ型拡散層を有する半導体基板の製造方法、及び太陽電池セルの製造方法 | |
| JP2643001B2 (ja) | 半導体装置の製造方法 | |
| JPH07106336A (ja) | プレーナ型ダイオードの製造方法 | |
| JP2017139419A (ja) | ｐ型拡散層形成組成物、ｐ型拡散層付き半導体基板の製造方法、太陽電池素子の製造方法、及び太陽電池素子 | |
| JPS5846058B2 (ja) | 半導体装置の製造方法 | |
| JPS6246505B2 (ja) | ||
| JPH0730138A (ja) | ＣｄＳ焼結膜の製造方法 | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JP2017028121A (ja) | ｎ型拡散層形成組成物、ｎ型拡散層付き半導体基板の製造方法、太陽電池素子の製造方法及び太陽電池素子 | |
| JP2017139420A (ja) | ｐ型拡散層形成組成物、ｐ型拡散層付き半導体基板の製造方法、太陽電池素子の製造方法、及び太陽電池素子 | |
| JPS5852830A (ja) | 高耐圧半導体装置 |