JPS6161699B2 - - Google Patents
Info
- Publication number
- JPS6161699B2 JPS6161699B2 JP18722280A JP18722280A JPS6161699B2 JP S6161699 B2 JPS6161699 B2 JP S6161699B2 JP 18722280 A JP18722280 A JP 18722280A JP 18722280 A JP18722280 A JP 18722280A JP S6161699 B2 JPS6161699 B2 JP S6161699B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring body
- layer wiring
- upper layer
- etching
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に多
層配線の形成方法の改良に関する。
層配線の形成方法の改良に関する。
半導体装置がLSI、超LSIと大規模化するにつ
れて、そのパターンはますます微細化・高密度化
され且つ配線は多層化されている。
れて、そのパターンはますます微細化・高密度化
され且つ配線は多層化されている。
上記多層配線を形成するには先ず第１図ａに示
すようにシリコン基板１表面にフイールド酸化膜
２を形成して素子領域３を画定し、素子領域３に
素子（図示せず）を形成した後、下層配線体４を
所定のパターンに従つて形成し、次いで層間絶縁
膜５を被着し、これに必要に応じて開口（図示せ
ず）を設け、次いでその上に上層配線体層６を被
着する。この上層配線体層６をパターニングする
には、同図ｂに示すように上層配線体層６上に所
定のパターンに従つてホトレジスト膜７を形成
し、これをマスクとして上層配線体層６をエツチ
ングする。
すようにシリコン基板１表面にフイールド酸化膜
２を形成して素子領域３を画定し、素子領域３に
素子（図示せず）を形成した後、下層配線体４を
所定のパターンに従つて形成し、次いで層間絶縁
膜５を被着し、これに必要に応じて開口（図示せ
ず）を設け、次いでその上に上層配線体層６を被
着する。この上層配線体層６をパターニングする
には、同図ｂに示すように上層配線体層６上に所
定のパターンに従つてホトレジスト膜７を形成
し、これをマスクとして上層配線体層６をエツチ
ングする。
次いで上記ホトレジスト膜７を除去すれば第２
図ａ，ｂに示すように所望のパターンを有する上
層配線体８が得られる。ところが上層配線体層６
の下地に段差があると、段差の隅部に上層配線体
層６′が残留する。これが完全に除去される迄エ
ツチングすると前述のホトレジスト膜７がもたな
くなり、上層配線体８を所望のパターンに形成で
きない等の問題を生じる。昨今のようにパターン
が微細化され高密度化されると、高精度のパター
ニングが可能なリアクテイブ・イオン・エツチン
グ（RIE）のような方向性を有するエツチング法
が多用されるが、その場合にはエツチングが過剰
になると下地の酸化膜等も除去されるので過剰エ
ツチングを行なうことができない。そのため上述
の隅部における上層配線体層６′が残留する問題
を避けることができない。
図ａ，ｂに示すように所望のパターンを有する上
層配線体８が得られる。ところが上層配線体層６
の下地に段差があると、段差の隅部に上層配線体
層６′が残留する。これが完全に除去される迄エ
ツチングすると前述のホトレジスト膜７がもたな
くなり、上層配線体８を所望のパターンに形成で
きない等の問題を生じる。昨今のようにパターン
が微細化され高密度化されると、高精度のパター
ニングが可能なリアクテイブ・イオン・エツチン
グ（RIE）のような方向性を有するエツチング法
が多用されるが、その場合にはエツチングが過剰
になると下地の酸化膜等も除去されるので過剰エ
ツチングを行なうことができない。そのため上述
の隅部における上層配線体層６′が残留する問題
を避けることができない。
特に、複数個の上層配線体８が図示のように下
層配線体４と交叉している場合には、隅部に残留
せる上層配線体層６′は上層配線体８相互間を橋
絡するので、上層配線体８相互間は電気的に短絡
されてしまう。そこで再びホトレジスト膜９を被
覆し、前記上層配線体８相互間の橋絡物６′上に
開口１０を設け、開口１１内に露出せる橋絡物
６′をプラズマ・エツチング法、或いは湿式エツ
チング法等の等方性エツチング法により除去す
る。このように橋絡物６′の除去に等方性エツチ
ング法を使用するのは、橋絡物６′に対するエツ
チングレートを大きく、層間絶縁膜５などの他の
部分とのエツチングレートを小さく選択し得るよ
うにするためであり、これによつて、橋絡物６′
のみを除去することを目的とする。
層配線体４と交叉している場合には、隅部に残留
せる上層配線体層６′は上層配線体８相互間を橋
絡するので、上層配線体８相互間は電気的に短絡
されてしまう。そこで再びホトレジスト膜９を被
覆し、前記上層配線体８相互間の橋絡物６′上に
開口１０を設け、開口１１内に露出せる橋絡物
６′をプラズマ・エツチング法、或いは湿式エツ
チング法等の等方性エツチング法により除去す
る。このように橋絡物６′の除去に等方性エツチ
ング法を使用するのは、橋絡物６′に対するエツ
チングレートを大きく、層間絶縁膜５などの他の
部分とのエツチングレートを小さく選択し得るよ
うにするためであり、これによつて、橋絡物６′
のみを除去することを目的とする。
ところがこの等方性エツチング法では、橋絡物
６′のエツチングは開口１０内に露出せる部分が
除去されたところで停止せず、引き続いてホトレ
ジスト膜９に被覆された部分にも急速に進行す
る。２個の上層配線体８は相互に近接して配設さ
れているため、開口１０と上層配線体８間の橋絡
物６′の長さは到つて短い。この部分のエツチン
グ時間はその長さに比例するため、開口１０内の
橋絡物６′が除去された後、エツチングは極めて
短時間で上層配線体８まで到達する。そのため、
橋絡物６′が完全に切断された時点で直ちにエツ
チングを停止させるように制御することは非常に
むつかくし、第３図ａ，ｂに示すように上層配線
体８までエツチングされ、時には断線に至る場合
も生じる。
６′のエツチングは開口１０内に露出せる部分が
除去されたところで停止せず、引き続いてホトレ
ジスト膜９に被覆された部分にも急速に進行す
る。２個の上層配線体８は相互に近接して配設さ
れているため、開口１０と上層配線体８間の橋絡
物６′の長さは到つて短い。この部分のエツチン
グ時間はその長さに比例するため、開口１０内の
橋絡物６′が除去された後、エツチングは極めて
短時間で上層配線体８まで到達する。そのため、
橋絡物６′が完全に切断された時点で直ちにエツ
チングを停止させるように制御することは非常に
むつかくし、第３図ａ，ｂに示すように上層配線
体８までエツチングされ、時には断線に至る場合
も生じる。
このような問題は配線体材料がシリコン多結晶
であつても金属材料であつても生じ、そのため微
細パターンの多層配線の形成は必ずしも容易では
ない。
であつても金属材料であつても生じ、そのため微
細パターンの多層配線の形成は必ずしも容易では
ない。
本発明の目的は上記問題点を解消して段差隅部
における上層配線体間の橋絡物を容易に除去し得
る半導体装置の製造方法を提供することにある。
における上層配線体間の橋絡物を容易に除去し得
る半導体装置の製造方法を提供することにある。
本発明の特徴は、下層配線体のパターンを該下
層配線体と交叉する複数個の上層配線体形成領域
相互間に突出部を有する形状となし、且つ上層配
線体のパターニングを行なつた後、前記突出部の
先端部分の段差隅部に残留せる上層配線体間橋絡
物を等方性エツチング法により選択的に除去する
ことにある。
層配線体と交叉する複数個の上層配線体形成領域
相互間に突出部を有する形状となし、且つ上層配
線体のパターニングを行なつた後、前記突出部の
先端部分の段差隅部に残留せる上層配線体間橋絡
物を等方性エツチング法により選択的に除去する
ことにある。
以下本発明の一実施例を図面により説明する。
第４図〜第６図は本発明の一実施例を製造工程
の順に示す図で、各図のａは要部断面図で、対応
する要部上面図ｂのＡ−Ａ矢視部断面を示す。
の順に示す図で、各図のａは要部断面図で、対応
する要部上面図ｂのＡ−Ａ矢視部断面を示す。
第４図ａ，ｂに示すように、通常の製造工程に
従つて素子形成を終了したシリコン（Si）等より
なる半導体素子基板１上に下層配線体４を形成す
る。但しこの時下層配線体４のパターンを図示の
如く側方に突出部１１を設けた形状とする点のみ
が異なる。この突出部１１は、このあとの工程で
下層配線体４に交叉して形成する上層配線体が２
本ある場合に設けるものであつて、上記上層配線
体を形成する領域相互の間に該上層配線体の配設
方向に沿つて突出するようにする。またその形状
は図示したように三角形状であつてもまた長方形
状その他いかなる形状であつてもよい。
従つて素子形成を終了したシリコン（Si）等より
なる半導体素子基板１上に下層配線体４を形成す
る。但しこの時下層配線体４のパターンを図示の
如く側方に突出部１１を設けた形状とする点のみ
が異なる。この突出部１１は、このあとの工程で
下層配線体４に交叉して形成する上層配線体が２
本ある場合に設けるものであつて、上記上層配線
体を形成する領域相互の間に該上層配線体の配設
方向に沿つて突出するようにする。またその形状
は図示したように三角形状であつてもまた長方形
状その他いかなる形状であつてもよい。
次いで第５図ａ，ｂに示すように通常の製造工
程に従つて層間絶縁膜５を形成し、次に上層配線
体８を形成する。すると図に見られるように段差
隅部には上層配線体８相互間の橋絡物６′が突出
部１１に沿つて残留する。この橋絡物６′は前述
の如く２個の上層配線体８を短絡しているので、
これを切断するため上記突出部１１の先端部に開
口１２を有するホトレジスト膜９を形成する。そ
してこのホトレジスト膜９をマスクとして、上記
開口１２内に露出せる橋絡物６′を選択的に除去
する。この際橋絡物６′以外の部分、例えば層間
絶縁膜５やマスク層として用いるホトレジスト膜
９等に損傷を与えないよう上層配線体８の構成材
料のみを除去し得るエツチング剤を用いた等方性
エツチング法を使用する。即ち上層配線体８の構
成材料がシリコン多結晶であれば、橋絡物６′は
同一材料よりなるので、フロロカーボン（CF4）
と酸素（O2）の混合気体を反応ガスとするプラズ
マ・エツチング法により除去すればよい。或いは
湿式エツチング法を用いることも可能であるが、
要は方向性のない選択的エツチングが可能な方法
であればよい。
程に従つて層間絶縁膜５を形成し、次に上層配線
体８を形成する。すると図に見られるように段差
隅部には上層配線体８相互間の橋絡物６′が突出
部１１に沿つて残留する。この橋絡物６′は前述
の如く２個の上層配線体８を短絡しているので、
これを切断するため上記突出部１１の先端部に開
口１２を有するホトレジスト膜９を形成する。そ
してこのホトレジスト膜９をマスクとして、上記
開口１２内に露出せる橋絡物６′を選択的に除去
する。この際橋絡物６′以外の部分、例えば層間
絶縁膜５やマスク層として用いるホトレジスト膜
９等に損傷を与えないよう上層配線体８の構成材
料のみを除去し得るエツチング剤を用いた等方性
エツチング法を使用する。即ち上層配線体８の構
成材料がシリコン多結晶であれば、橋絡物６′は
同一材料よりなるので、フロロカーボン（CF4）
と酸素（O2）の混合気体を反応ガスとするプラズ
マ・エツチング法により除去すればよい。或いは
湿式エツチング法を用いることも可能であるが、
要は方向性のない選択的エツチングが可能な方法
であればよい。
次いで上記ホトレジスト膜９を除去すれば第６
図ａ，ｂに示すように、突出部１１の先端におい
て橋絡物６′は切断され２個の上層配線体８は電
気的に開放状態とされた。
図ａ，ｂに示すように、突出部１１の先端におい
て橋絡物６′は切断され２個の上層配線体８は電
気的に開放状態とされた。
上記したように段差隅部に残留して２個の上層
配線体８間を短絡する橋絡物６′は、段差の壁面
に沿つて形成される。従来は下層配線体４を直線
状に形成してしたため、前述したように、橋絡物
６′は上層配線体８間を直線的に橋絡することと
なり、その長さは非常に短かつた。これに対し本
実施例では、下層配線体４の上層配線体８間に挟
まれた部分に突出部１１を設けたことにより、橋
絡物６′はこの突出部１１の壁面に沿つて“Ｖ”
の字状に形成され、その長さは従来に比較して長
いものとなる。
配線体８間を短絡する橋絡物６′は、段差の壁面
に沿つて形成される。従来は下層配線体４を直線
状に形成してしたため、前述したように、橋絡物
６′は上層配線体８間を直線的に橋絡することと
なり、その長さは非常に短かつた。これに対し本
実施例では、下層配線体４の上層配線体８間に挟
まれた部分に突出部１１を設けたことにより、橋
絡物６′はこの突出部１１の壁面に沿つて“Ｖ”
の字状に形成され、その長さは従来に比較して長
いものとなる。
本実施例においても、橋絡物６′を突出部１１
の先端においてエンチングするのに等方性エツチ
ング法を用いているので、橋絡物６′の開口１２
内に露出した部分が除去された後、ホトレジスト
膜９に被覆された部分にエツチングは進行する
が、この部分のエツチングが上層配線体８に到達
するのに要する時間は、従来と比較して著しく長
い。従つて、この部分がすべて除去される前にエ
ツチングを停止させるよう制御することが可能と
なつた。しかも橋絡物６′が長くなつたことによ
り開口１２を形成する際の位置合せ精度が緩和さ
れ、作業が容易となつた。
の先端においてエンチングするのに等方性エツチ
ング法を用いているので、橋絡物６′の開口１２
内に露出した部分が除去された後、ホトレジスト
膜９に被覆された部分にエツチングは進行する
が、この部分のエツチングが上層配線体８に到達
するのに要する時間は、従来と比較して著しく長
い。従つて、この部分がすべて除去される前にエ
ツチングを停止させるよう制御することが可能と
なつた。しかも橋絡物６′が長くなつたことによ
り開口１２を形成する際の位置合せ精度が緩和さ
れ、作業が容易となつた。
以上説明したごとく本発明によれば微細パター
ンの多層配線を形成するに際し、複数の上層配線
体間を短絡する橋絡物を上層配線体を損傷するこ
となく容易に除去し得るので、半導体装置の製造
歩留及び信頼度が向上する。
ンの多層配線を形成するに際し、複数の上層配線
体間を短絡する橋絡物を上層配線体を損傷するこ
となく容易に除去し得るので、半導体装置の製造
歩留及び信頼度が向上する。
第１図〜第３図は従来の半導体装置の製造方法
の説明に供するための要部断面図及び要部上面
図、第４〜６図は本発明の一実施例を示す要部断
面図及び要部上面図である。 図において、１は半導体素子基板、４は下層配
線体、５は層間絶縁膜、６′は橋絡物、８は上層
配線体、９はホトレジスト膜、１１は突出部、１
２は開口を示す。
の説明に供するための要部断面図及び要部上面
図、第４〜６図は本発明の一実施例を示す要部断
面図及び要部上面図である。 図において、１は半導体素子基板、４は下層配
線体、５は層間絶縁膜、６′は橋絡物、８は上層
配線体、９はホトレジスト膜、１１は突出部、１
２は開口を示す。
Claims (1)
- １ 半導体素子基板上に下層配線体層を被着し該
下層配線体層を選択的に除去して所定のパターン
を有する下層配線体を形成する工程と、該下層配
線体上を含む半導体素子基板上に層間絶縁膜を形
成する工程と、該層間絶縁膜上に前記下層配線体
と交叉する少なくとも２個の上層配線体を形成す
る工程とを含む半導体装置の製造方法において、
前記下層配線体を前記少なくとも２個の上層配線
体形成領域相互の間に突出部を有するパターンに
形成し、且つ前記上層配線体を形成した後、前記
突出部の先端部分を前記上層配線体材料を選択的
に除去し得るエツチング剤を用いた等方性エツチ
ング法により選択的に除去処理する工程を含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18722280A JPS57112052A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18722280A JPS57112052A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57112052A JPS57112052A (en) | 1982-07-12 |
| JPS6161699B2 true JPS6161699B2 (ja) | 1986-12-26 |
Family
ID=16202201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18722280A Granted JPS57112052A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57112052A (ja) |
-
1980
- 1980-12-29 JP JP18722280A patent/JPS57112052A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57112052A (en) | 1982-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0241480B1 (en) | Method of fabricating a tapered via hole in polyimide | |
| US4560436A (en) | Process for etching tapered polyimide vias | |
| US4523976A (en) | Method for forming semiconductor devices | |
| US5420063A (en) | Method of producing a resistor in an integrated circuit | |
| JPH0135495B2 (ja) | ||
| JP3065829B2 (ja) | 半導体装置 | |
| JPH01296641A (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JPS5933833A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| CN112768351B (zh) | 一种图形形成方法 | |
| CN112825315B (zh) | 半导体结构及其形成方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| KR950011170B1 (ko) | 3층 레지스트를 이용한 게이트전극 형성방법 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPS5918640A (ja) | 半導体装置の製造方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JPH05121405A (ja) | 半導体装置の製造方法 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPS62260341A (ja) | 多層配線層の形成方法 |