JPS6162159A - 双方向データ交換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積されたモジュール間で、１つの多重プロ
セッサバスを介して、パルスフレーム同期化信号により
定められる時分割多重化動作で双方向にデータを交換す
るための方法に関する。

〔従来の技術〕

バス構造は、複数のプロセッサ、メモリおよび周辺装置
を有していてよい１つのマイクロコンビエータまたはミ
ニコンピユータシステムのモジュールおよびアセンブリ
の間の接続線である。バスシステムの構成およびドライ
ブ方法は、使用されるモジュールおよび応用分野に応じ
て異なっている。バスシステムを区別するための１つの
主要な特徴は、個々の接続されている構成要素のアクセ
スの仕方である。マスター原理によるバス割当て（Ｂｕ
ｓｖｅｒｇａｂｅ）では、接続されている各モジュール
はアドレス指定されたモジュール（スレーブ）へのデー
タ転送を開始する立場にある。その際に複数のモジュー
ルが同時にアクセスするならば、ハス割当ては優先順位
制御を介して定められなければならない。他の公知の方
法は、ハス割当゛てを中央で制御すること、または固定
配線された優先順位を定めることである。

もう１つの特徴は、並列または直列にドライブされ得る
データバス、アドレスバスおよび制御バスのアーキテク
チャにある。

最後に、各バスシステムに対して、伝送するデータのフ
ォーマットが定められていなければならない。その際、
ブロックごとの伝送では１つの開始ビットに送信装置ア
ドレスおよび受信装置アドレスならびに本来の情報が続
く。これらのブロックはたとえば時分割多重化動作では
、１つの同期化信号から導き出されている１つのいわゆ
るＰＣＭパルスフレームにより定められ得る。

マイクロプロセッサバスが並列に時分割多重化方式で利
用される場合、同時に複数のプロセッサがデータを伝送
したいとき、アクセス上の問題が生ずる。この場合、上
位制御の役割をする１つの追加的なアービターが必、要
であり、且つ（または）追加的な制御線および優先順位
線が設けられていなければならない。複数の部分システ
ムを有するこのようなバス構造の一例は雑誌「エレクト
ロニク（Ｅｌｅｋｔｒｏｎｉｋ）　Ｊ、１９８２年、第
１０号、第９０〜９６頁に記載されている。

衝突を回避するためのもう１つの方法では、各プロセッ
サが自発的にデータ伝送を開始し、その際に、送信され
たデータが実際にバス上で伝送されるか否か、または他
のプロセッサがバスを支配しているか否かを連続的にチ
ェックし、衝突を生じ得る場合には伝送を中断する。こ
の方法の欠点は、データ喪失の危険を排除し得ないこと
、または伝送中断の際にデータ喪失を回避するための措
置が各プロセッサに講じられていなければならないこと
である。

〔発明が解決しようとする問題点〕

本発明の目的は、冒頭に記載した種類の節車且つ確実な
方法を提供することである。

〔問題点を解決するための手段〕

この目的は、本発明によれば、特許請求の範囲第１項に
記載の方法により達成される。本発明の好ましい実施態
様は特許請求の範囲第２項ないし第５項に示されている
。

〔発明の効果〕

本発明は、時分割多重化動作で用いられるフレーム同期
化信号を利用する。１つのフレーム内で、固定的に定め
られたタイムスロット内に位置する情報がバス制御の役
割をする。好ましくは、同期化信号の有効な縁に続くビ
ットがハスリクエストのために用いられる。他のビット
により優先順位が定められ得る。本方法は、冒頭に記載
した種類の双方向データ交換をｗＩ単に実現し、しかも
伝送すべきデータの高い確実性を保証することができる
。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

第１図の装置は、１つの直列データバス４（多重化バス
）を介してデータを交換する複数個の集積モジュール１
を含んでいる。すべてのモジエール１は１つのクロック
線２を介してクロックＣＫを与えられており、同期して
作動する。データバス４上のデータ伝送は双方向に時分
割多重化方式で行われ、その際にパルスフレームはＰＣ
Ｍシステムの場合と同様に１つの同期化線３上のフレー
ム同期化信号ＦＳにより定められている。各モジュール
１は送信器としても受信器としても作動し得る。データ
バス４を支配しているモジュール１はマスターと呼ばれ
る。それによりアドレス指定されるモジュールはスレー
ブと呼ばれる。モジュール１はいわゆる“オープンドレ
イン”または“オープンコレクタ”１５．１４から成る
入出力段を介してデータを送受信する。その結果、論理
り信号が支配的となる。データバス４ばいわゆるプルア
ップ抵抗５を介して正の動作電圧を与えられている。

第２図のタイムダイアグラムには、時間を横軸にとって
フレーム同期化信号ＦＳが示されており、またその下側
にデータバス４上の信号経過が原理的に示されている。

同期化信号ＦＳの立上りにより定養されるパルスフレー
ム内に、制御情報を存する第１のタイムチャネルＭ（モ
ニタチャネル）および第２のタイムチャネルＤ（デーク
チャネル）が形成される。さらに第２図に示されている
ように、モニタチャネルＭは１つのビットＢＢＳｙから
成る１つのふさがりコード要素を含んでおり、それを介
して１つのモジュール１の希望が１つのバスアクセスに
、または１つの現在のハスアクセスがバス４上に信号さ
れる。さらにモニタチ　　　　　　　［″１１ヤネルＭ
は優先順位を定める３つのピノ）ＰＲを含んでいる。デ
ータチャネルＤ内には公知の仕方で、伝送すべきデータ
ＤＡおよび付属のアドレスＡＤが含まれている。

以下にはバスアクセスの進行を説明する。モジュール１
がデータバス４へのアクセスを希望すると、モジュール
１はモニタチャネルＭをチェックし、データバス４が空
いていれば、ふさがりコード要素および固有の優先順位
情報ＰＲをセ・ノドする。データバス４に接続されてい
る各モジュール１は図示されていない要素、たとえば電
話端末装置によるリクエスト（信号ＢＲＱ）に従って１
つの入力増幅器１４を介してモニタチャネルＭ内のＢＵ
Ｓｙビットをチェックする。このビットが能動化されて
いなければ（Ｌレベル）、モジュール１はそれをセット
し得る。同一のパルスフレーム内の複数個のモジュール
１によるアクセスの際の衝突を回避するため、各モジュ
ール１は追加的に優先順位情報すなわち優先順位ピッＩ
−ＰＲをセットする。同時に各モジュール１は、どの優
先順位ビットがデータバス上に現れているかをチェック
する。優先順位ビットがデータバス上で支配しているモ
ジュールのみがバスアクセスを受ける。このそのつどの
マスターはＢＢＳｙビットを固定的に予め与えられてい
る数のパルスフレームに対してセット状態に保つ。論理
０の優先順位ビットををするモジュールが論理１の優先
順位ビットを有する他の（多数を占めている）モジュー
ルを長時間閉塞することを回避するため、回転する内部
でセットされる優先順位に基づいて各マスターが成功裡
のバスアクセスの後に、もう１つのバスアクセスを許さ
れる前に、複数個のフレームを待たなければならない。

第４図と合わせて第３図により本方法の例を詳細に説明
する。各モジュール１は、たとえばフリップフロップか
ら構成されていてよい１つの状態コントロールユニット
６を含んでいる。さらに各ユニットはアドレスレジスタ
７と、その後に接続されているバスドライバ８と、デー
タチャネルＤからモニタチャネルＭを隔てるためのマル
チブレフサ９と、コンパレータ１０と、２つの直列に接
続されているシフトレジスタ１１．１２とを有する。状
態コントロールユニット６は３つの状態、すなわち待ち
状態、バス４へのアクセスが試みられている状態および
当該のモジュール１がバス４へのアクセスを有する状態
、を記憶する役割をする。

待ち状態から出発してモジュール１から１つの信号ＢＲ
Ｑによりバスアクセスの希望が信号される。それに基づ
いて待ち状態が終了され、“アクセス試み”状態が開始
される。バスコントロールユニット（図示せず）により
定められたバス割当て（信号ＤＡＴＡの際に実行すべき
データ出力と異なる）の時点が信号ＢＣＯＮＴを介して
報知されると、バス４の状態がＢＢＳｙビットの存在に
関してチェックされる。その際にバスが既に他のモジュ
ールにより占有されていることが示されると、このチェ
ックが次のタイムスロットで繰り返される。

しかし、ハスが空いていれば、信号ＯＢＬを介して、現
在のバス割当て時点でも先行のバス割当て時点でもハス
４が空いているものとして報知されたか否かがチェック
される。この回転する優先順位は、ＢＢＳｙビットがデ
ータバス４からのハスアクセスの場合には第１のシフト
クロックＴ１のもとに現在のアクセスサイクルの間に第
１のシフトレジスクｌＩ内に書き込まれることによりチ
ェック可能である。そこからＢＢＳｙビットは第２のシ
フトクロックＴ２のもとに次のアクセスサ。

ビクル中にシフトレジスタ１２内に書き込まれる。両シ
フトレジスタ１１，１２の内容（ＯＢＬビットまたはＢ
ＢＳ７ビツト）は内部で１つの第１の上位優先順位１ま
たは上記のように外部優先順位ビットＰＨに基づく長い
閉塞を回避する１つの下位優先順位２を定める。第２の
シフトレジスタ１２内のＯＢＬビー／　トの存在は、付
属のモジュー　　　　　　１ルが既に１つの割当てサイ
クルを中断（ａｕｓｓｅｔｚｅｎ）しており、またそれ
により他のユニットに対してバスアクセスの可能性が存
在することを指示する。そうでない場合には、第１のシ
フトレジスタ１１内のＢＢＳｙビットのセットにより現
在のアクセスの試みが記憶され、またこうしてそれに続
くバス割当て時点でのもう１つのアクセスの試みが回避
される。

アクセスを試みるモジュール１が第１の内部の優先順位
１を有するかぎり、上記の試みが次のパルスフレームで
繰り返される。他の場合には、１つのレジスタ７内に記
憶されており当該のユニット１に固定的に対応付けられ
ている優先順位ビ１）ＰＲＩ’が個々に制御信号ＡＤＴ
Ｏ−ｎを介してバス４上に出力される。続いて、データ
バス４上でモニタチャネル内に存在する優先順位ビット
　。

ＰＲ，とレジスタ７内に記憶されている優先順位ビン）
ＰＲＩ’との間のそれぞれ１つのビットごとの比較が行
われる。一致の際にはそれぞれ比較信号ＡＣＭＰが発生
される。一致が確認されなければ、アクセスの試みは直
ちに中断される。しかし、すべての優先順位ビン）ＰＲ
＋　　（ｉ＝ｏないしｎ）が成功裡にデータバス４上に
出力されれば、みずからのパルスフレーム内で“バスア
クセス”状態がとられ、信号ＢＡＣＣを介して指示され
、また当該のモジュールｌの内部優先順位が低くされる
（内部優先順位２）。

ハスアクセスの間は、タイムコントロールユニットから
発生された制御信号ＤＡＴＡを介してマルチプレクサ９
がモニタチャネルＭからデータチャネルＤに切換えられ
、またデータが導線１６を介してデータバス４上に与え
られる。

バスアクセスを正しく受けるため、信号ＢＢＳｙ′が当
該のモジュールｌの状態コントロールユニット６からド
ライバ８およびマルチプレクサ９を介して各モニタチャ
ネルＭの開始時にデータバス４上に出力される。この状
態は、上記の図示されていないユニットが、待ち状態へ
の復帰およびバスレリーズを生じさせる１つの信号ＢＲ
ＥＬを送るまで存続し得る。

【図面の簡単な説明】

第１図はバス構造の概要図、第２図は第１図および第３
図に屈する信号の時間的経過を示す図、第３図は第１図
および第２図による装置の詳細図、第４図はバスアクセ
スの進行を示すフローチャートである。 １・・・モジュール、２・・・クロック線、３・・・同
期化線、５・・・プルアップ抵抗、６・・・状態コント
ロールユニット、７・・・アドレスレジスタ、８・・・
バスドライバ、９・・・マルチプレクサ、１０・・・コ
ンパレータ、１１．１２・・・シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １）集積されたモジュール間で、１つの多重プロセッサ
   バス（４）を介して、パルスフレーム同期化信号（ＦＳ
   ）により定められる時分割多重化動作で双方向にデータ
   を交換するための方法において、 ａ）１つのバスアクセス制御情報に対する１つのモニタ
   チャネル（Ｍ）およびパルスフレーム内の１つのデータ
   チャネル（Ｄ）を定める過程と、 ｂ）場合によっては存在する制御情報に従って１つのバ
   スアクセスを希望する１つのモジュール（１）によりモ
   ニタチャネル（Ｍ）をチェックする過程と、 ｃ）多重プロセッサバス（４）が空いている場合に、固
   有の制御情報をセットする過程と、ｄ）データチャネル
   （Ｄ）内のデータを伝送する過程と を含んでいることを特徴とする双方向データ交換方法。 ２）制御情報が１つのふさがりコード要素（ＢＢＳｙ）
   と、複数個のビットを有する１つの優先順位情報（ＰＲ
   ＿１）とから成っていることを特徴とする特許請求の範
   囲第１項記載の方法。 ３）制御情報のチェックがビットごとに行われ、否定的
   結果の際には直ちに中断され、また続くパルスフレーム
   の１つのなかで繰り返されることを特徴とする特許請求
   の範囲第２項記載の方法。 ４）回転する優先順位が個々のモジュール（１）のなか
   で定められていることを特徴とする特許請求の範囲第１
   項ないし第３項のいずれか１項に記載の方法。 ５）モジュール（１）がいわゆるオープン・ドレイン／
   コレクタ段を介して多重プロセッサバス（４）に接続さ
   れていることを特徴とする特許請求の範囲第１項ないし
   第４項のいずれか１項に記載の方法。