JPS6162229A - ドライバ回路 - Google Patents
ドライバ回路Info
- Publication number
- JPS6162229A JPS6162229A JP18422684A JP18422684A JPS6162229A JP S6162229 A JPS6162229 A JP S6162229A JP 18422684 A JP18422684 A JP 18422684A JP 18422684 A JP18422684 A JP 18422684A JP S6162229 A JPS6162229 A JP S6162229A
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- ground
- logic section
- transistor
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、ロジック部の出力論理に応じてスイッチング
素子を動作させて負荷を駆動するドライバ回路に関し、
特にドライバ回路のグランド電位とロジック部のグラン
ド電位の差に起因する誤動作を防止できるようにしたド
ライバ回路に関する。
素子を動作させて負荷を駆動するドライバ回路に関し、
特にドライバ回路のグランド電位とロジック部のグラン
ド電位の差に起因する誤動作を防止できるようにしたド
ライバ回路に関する。
従来技術
従来のドライバ回路は、ｆ５２図に示すように、ロジッ
ク部のトランジスタ２の出力をドライバ回路のトランジ
スタ４のベースに直接入力させている。トランジスタ２
のコレクタは、負荷抵抗１を通して例えば＋５ｖのロジ
ック部用電源に接続され、トランジスタ２のエミッタは
、ロジック部のグランドＳＧに接続されている。一方ト
ランジスタ４のコレクタは、負荷インダクタンス３を通
してドライバ回路用の電源＋ｖに接続され、エミッタは
ドライバ回路用のグランドＤ’Ｇに接続されている。こ
のため、ドライバ回路用のグランドＤＧとロジック部用
のグランドＳＧの電位が異なるとトランジスタ４が誤動
作するという欠点がある。このため、ドライバ回路用の
グランドＤＣとロジック部用のグランドＳＧとを結んで
電位差を無くするようにするが、ドライバ駆動時におい
ては、必ずしも同電位にはならない０例えばドライバ回
路用のグランドＤＣの電位がロジック部用のグランドＳ
Ｇの電位よりも高い場合は、トランジスタ２がオフ状態
でもトランジスタ４のエミッタ電位が高いためトランジ
スタ４に充分なベース電流が流入せず、トランジスク４
がオンしないことがある。また逆にドライバ回路用のグ
ランドＤＣの電位がロジック部用のグランドＳＧの電位
より低い場合は、トランジスタ２がオン状態でもトラン
ジスタ４のエミッタ電位が低いために、トランジスタ４
にベース電流が流入してトランジスタ４がオンしてしま
うことがある。
ク部のトランジスタ２の出力をドライバ回路のトランジ
スタ４のベースに直接入力させている。トランジスタ２
のコレクタは、負荷抵抗１を通して例えば＋５ｖのロジ
ック部用電源に接続され、トランジスタ２のエミッタは
、ロジック部のグランドＳＧに接続されている。一方ト
ランジスタ４のコレクタは、負荷インダクタンス３を通
してドライバ回路用の電源＋ｖに接続され、エミッタは
ドライバ回路用のグランドＤ’Ｇに接続されている。こ
のため、ドライバ回路用のグランドＤＧとロジック部用
のグランドＳＧの電位が異なるとトランジスタ４が誤動
作するという欠点がある。このため、ドライバ回路用の
グランドＤＣとロジック部用のグランドＳＧとを結んで
電位差を無くするようにするが、ドライバ駆動時におい
ては、必ずしも同電位にはならない０例えばドライバ回
路用のグランドＤＣの電位がロジック部用のグランドＳ
Ｇの電位よりも高い場合は、トランジスタ２がオフ状態
でもトランジスタ４のエミッタ電位が高いためトランジ
スタ４に充分なベース電流が流入せず、トランジスク４
がオンしないことがある。また逆にドライバ回路用のグ
ランドＤＣの電位がロジック部用のグランドＳＧの電位
より低い場合は、トランジスタ２がオン状態でもトラン
ジスタ４のエミッタ電位が低いために、トランジスタ４
にベース電流が流入してトランジスタ４がオンしてしま
うことがある。
このため、従来のドライバ回路は、ドライバ回路用のグ
ランドＯＧの電位をロジック部用のグランドＳＧの電位
と同じにするために種々工夫する必要があった。
ランドＯＧの電位をロジック部用のグランドＳＧの電位
と同じにするために種々工夫する必要があった。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、ドライバ
回路とロジック部とを電気的に分離することにより、ド
ライバ回路用のグランドとロジック部用のグランドの電
位差による誤動作を防止したドライバ回路を提供するこ
とにある。
回路とロジック部とを電気的に分離することにより、ド
ライバ回路用のグランドとロジック部用のグランドの電
位差による誤動作を防止したドライバ回路を提供するこ
とにある。
発明の構成
本発明のドライバ回路は、ロジック部の出力を受けて負
荷を駆動するドライバ回路において、入力にフォトカプ
ラを接続し、該フォトカプラを介して前記ロジック部の
出力を入力することにより前記ロジック部とドライバ回
路とを電気的に分離したことを特徴とする。。
荷を駆動するドライバ回路において、入力にフォトカプ
ラを接続し、該フォトカプラを介して前記ロジック部の
出力を入力することにより前記ロジック部とドライバ回
路とを電気的に分離したことを特徴とする。。
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
すなわち、トランジスタ４のコレクタは、負荷インダク
タンス３を通してドライブ用の電源＋Ｖに接続され、エ
ミッタはドライバ回路用のグランドＤＣに接続されて、
コレクタと負荷インダクタンス３の接続点からドライブ
電圧Ｖ ｏｕｔを出力することは従来と同様であるが、
トランジスタ４とトランジスタ２の間にフォトカプラ９
を介装する。すなわち、フォトカプラ９の内蔵する発光
素子をトランジスタ２のコレクタとエミッタに
）１；接続し、フォトカプラ９の内蔵する出力側トラン
ジスタのコレクタは負荷抵抗ｌＯを通してドライバ用電
源Ｖに接続し、そのエミッタはドライバ回路用のグラン
ドＤＧにＪ！続し、コレクタをトランジスタ４のベース
に接続する。また、ベースエミッタ間には抵抗７を接続
し、ベースと電源７間には受光素子と抵抗８の直列回路
を接続する。
タンス３を通してドライブ用の電源＋Ｖに接続され、エ
ミッタはドライバ回路用のグランドＤＣに接続されて、
コレクタと負荷インダクタンス３の接続点からドライブ
電圧Ｖ ｏｕｔを出力することは従来と同様であるが、
トランジスタ４とトランジスタ２の間にフォトカプラ９
を介装する。すなわち、フォトカプラ９の内蔵する発光
素子をトランジスタ２のコレクタとエミッタに
）１；接続し、フォトカプラ９の内蔵する出力側トラン
ジスタのコレクタは負荷抵抗ｌＯを通してドライバ用電
源Ｖに接続し、そのエミッタはドライバ回路用のグラン
ドＤＧにＪ！続し、コレクタをトランジスタ４のベース
に接続する。また、ベースエミッタ間には抵抗７を接続
し、ベースと電源７間には受光素子と抵抗８の直列回路
を接続する。
未実施例においては、トランジス・り２がオフ状態のと
き、フォトカプラ９の内蔵する発光ダイオードに電流ｉ
が流れて発光し、フォトカプラ９がオン状態となり、ト
ランジスタ２がオン状態のときは、フォトカプラ９はオ
フ状態である。このことは、ロジック部用のグランドＳ
Ｇとドライバ回路用のグランドＤＣの間の電位差には無
関係に成立する。すなわち、フォトカプラ９を挿入する
ことで、ロジック部とドライバ回路とが電気的に分離さ
れ、オン、オフ情報は、発光ダイオードの発光によって
伝達される。従って、ロジック部用のグランドＳＧとド
ライバ回路用のグランドＤＣの電位差に起因するトラン
ジスタ４の誤動作が防止され正常なスイッチング動作が
できるという効果がある。
き、フォトカプラ９の内蔵する発光ダイオードに電流ｉ
が流れて発光し、フォトカプラ９がオン状態となり、ト
ランジスタ２がオン状態のときは、フォトカプラ９はオ
フ状態である。このことは、ロジック部用のグランドＳ
Ｇとドライバ回路用のグランドＤＣの間の電位差には無
関係に成立する。すなわち、フォトカプラ９を挿入する
ことで、ロジック部とドライバ回路とが電気的に分離さ
れ、オン、オフ情報は、発光ダイオードの発光によって
伝達される。従って、ロジック部用のグランドＳＧとド
ライバ回路用のグランドＤＣの電位差に起因するトラン
ジスタ４の誤動作が防止され正常なスイッチング動作が
できるという効果がある。
発明の効果
以上のように、本発明においては、ロジック部とドライ
バ回路の間にフォトカプラを介在させて、ロジック部と
ドライバ回路とを電気的に分離するように構成したから
、ロジック部用のグランドとドライバ回路用のグランド
間の電位差に影響されないという効果がある。
バ回路の間にフォトカプラを介在させて、ロジック部と
ドライバ回路とを電気的に分離するように構成したから
、ロジック部用のグランドとドライバ回路用のグランド
間の電位差に影響されないという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
のドライバ回路の一例を示す回路図である。 図において、１：負荷抵抗、２，４：トランジスタ、３
：負荷インダクタンス、７．８：抵抗、９：フォトカプ
ラ、ｌＯ：負荷抵抗。
のドライバ回路の一例を示す回路図である。 図において、１：負荷抵抗、２，４：トランジスタ、３
：負荷インダクタンス、７．８：抵抗、９：フォトカプ
ラ、ｌＯ：負荷抵抗。
Claims (1)
- ロジック部の出力を受けて負荷を駆動するドライバ回路
において、入力にフォトカプラを接続し、該フォトカプ
ラを介して前記ロジック部の出力を入力することにより
前記ロジック部とドライバ回路とを電気的に分離したこ
とを特徴とするドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422684A JPS6162229A (ja) | 1984-09-03 | 1984-09-03 | ドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422684A JPS6162229A (ja) | 1984-09-03 | 1984-09-03 | ドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162229A true JPS6162229A (ja) | 1986-03-31 |
Family
ID=16149575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18422684A Pending JPS6162229A (ja) | 1984-09-03 | 1984-09-03 | ドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162229A (ja) |
-
1984
- 1984-09-03 JP JP18422684A patent/JPS6162229A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874970A (en) | ECL output with Darlington or common collector-common emitter drive | |
| US4403157A (en) | Control circuit for light emitting diode | |
| JPS5997258A (ja) | 多重ビット２進信号通信回路 | |
| JPWO2023026919A5 (ja) | ||
| KR100934002B1 (ko) | 출력증강 회로 및 이를 이용한 리모트컨트롤러 | |
| US5073728A (en) | Active load for ECL type outputs | |
| US5828184A (en) | Lamp ballast drive circuit having a resistor in place of boot strap diode | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JPS59195840U (ja) | 負荷駆動回路 | |
| JPH05199095A (ja) | スイッチ回路の駆動方法 | |
| JPH07263982A (ja) | インターフェイス回路 | |
| JPH05129665A (ja) | Ｌｅｄ駆動回路 | |
| JP3488088B2 (ja) | 発光ダイオード駆動回路 | |
| JPS5860828A (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPS6179331A (ja) | 発光素子の駆動制御回路 | |
| JP2001287393A (ja) | 自己走査型発光素子アレイの駆動方法 | |
| JP2508052B2 (ja) | 電流駆動回路 | |
| JP2514220B2 (ja) | 駆動回路 | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| KR910006183Y1 (ko) | 비디오 모드 스위칭 회로 | |
| JPH02202222A (ja) | 出力回路 | |
| JPH062475Y2 (ja) | スイッチング電源装置 | |
| JP2605447Y2 (ja) | 半導体素子 |