JPS6162241A - スイツチトキヤパシタ自動線路等化器 - Google Patents
スイツチトキヤパシタ自動線路等化器Info
- Publication number
- JPS6162241A JPS6162241A JP59184815A JP18481584A JPS6162241A JP S6162241 A JPS6162241 A JP S6162241A JP 59184815 A JP59184815 A JP 59184815A JP 18481584 A JP18481584 A JP 18481584A JP S6162241 A JPS6162241 A JP S6162241A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- equalizer
- capacitors
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 230000003321 amplification Effects 0.000 claims 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims 3
- 238000005070 sampling Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 6
- 230000007812 deficiency Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は線路損失特性を自動的に等化するスイッテトキ
ャパシタ線路等化器に関する。
ャパシタ線路等化器に関する。
複数の異なる速度の信号に対して等化動作金行なう従来
のスイッチトキャパシタ（以下ＳＣと称す）線路等化器
としては、次の２つの構成が知られている。
のスイッチトキャパシタ（以下ＳＣと称す）線路等化器
としては、次の２つの構成が知られている。
１つは、各信号速度に対してそれぞれ別の容量値を有す
るキャパシタを選択しこれによって等化器の周波数−利
得特性（以下、利得特性と称す）を可変する構成である
。また、他の１つは各信号速度に対して同一のキャパシ
タを用い、ＳＣ回路の各スイッチに与えるスイッチ駆動
用クロック信号の周波数を信号速度毎に切シ替える構成
である。
るキャパシタを選択しこれによって等化器の周波数−利
得特性（以下、利得特性と称す）を可変する構成である
。また、他の１つは各信号速度に対して同一のキャパシ
タを用い、ＳＣ回路の各スイッチに与えるスイッチ駆動
用クロック信号の周波数を信号速度毎に切シ替える構成
である。
ＳＣ回路に与えるクロック信号の周波数は信号速度に比
例している。
例している。
自動線路等化器としては、従来、粗調整用等化器と微Ｆ
ｌ整用等化器とを組み合わせた構成が用いられている。
ｌ整用等化器とを組み合わせた構成が用いられている。
粗調盤用等化器は、１つの信号速度に対して、例えば、
１６個の利得特性を有しておシ、各利得特性毎に予め最
適化された容量値のキャパシタを用いて等化特性を実現
している。従って、等化特性を可変する場合には、キャ
パシタを切）替えることになる。しかしながら、各信号
速度毎に全てのキャパシタを切シ替える構成でｂると多
くのキャパシタが必要になシ、回路規模が犬きくなシ、
キャパシタ切シ替えの制御も複雑になる。また、クロッ
ク信号の周波数を切シ替える構成に３″′は・周ｌ切替
えに１′）線路等化器０，１１、利得特性は周波数軸上
でシフトされるが、等化されるべき線路の損失特性（周
波数−損失特性）はそのままシフトされないので線路等
化器の利得特性と線路の損失特性とが一致しなくな夛、
アイ開口率等が劣化する。後者の構成によるアイダイヤ
グラムｔ−ｇｘ図に示す。これは２００Ｋｂ／Ｓ （キ
ロビット／秒）の信号速度のために最適化された線路等
化器を６４Ｉ（ｂ／Ｓの信号速度のためにクロック周波
数をシフトして得られたものである。
１６個の利得特性を有しておシ、各利得特性毎に予め最
適化された容量値のキャパシタを用いて等化特性を実現
している。従って、等化特性を可変する場合には、キャ
パシタを切）替えることになる。しかしながら、各信号
速度毎に全てのキャパシタを切シ替える構成でｂると多
くのキャパシタが必要になシ、回路規模が犬きくなシ、
キャパシタ切シ替えの制御も複雑になる。また、クロッ
ク信号の周波数を切シ替える構成に３″′は・周ｌ切替
えに１′）線路等化器０，１１、利得特性は周波数軸上
でシフトされるが、等化されるべき線路の損失特性（周
波数−損失特性）はそのままシフトされないので線路等
化器の利得特性と線路の損失特性とが一致しなくな夛、
アイ開口率等が劣化する。後者の構成によるアイダイヤ
グラムｔ−ｇｘ図に示す。これは２００Ｋｂ／Ｓ （キ
ロビット／秒）の信号速度のために最適化された線路等
化器を６４Ｉ（ｂ／Ｓの信号速度のためにクロック周波
数をシフトして得られたものである。
本発明の目的は上述の欠点を除去したスイッチトキャパ
シタ自動線路等化器金提供することにある。
シタ自動線路等化器金提供することにある。
次に本発明について図面を参照して詳細に説明する。
第３図（ａｌ ｔ−参照すると、本発明の第１の実施例
は、等化回路６と、ディジタル入力信号が与えられる入
力信号入力端子１と、回路６の出力が得られる出力端子
２と、クロック信号が与えられるクロック信号入力端子
３と、選択信号が与えられる選択信号入力端子４とから
構成される。
は、等化回路６と、ディジタル入力信号が与えられる入
力信号入力端子１と、回路６の出力が得られる出力端子
２と、クロック信号が与えられるクロック信号入力端子
３と、選択信号が与えられる選択信号入力端子４とから
構成される。
第３図（ＣＪを参照すると、本実施例に用いる等化回路
６は、例えば１次のＳＣ回路を含む。このＳＣ回路は、
演算増幅器１０と、複数の第１のキャパシタ１１〜１４
と、入力端子１と演算増幅器１００反転入力端子との間
へのキャパシタ１１〜１４の選択接続を行なりスイッチ
ＳＷ１！〜５Ｗ１４と、複数の第２のキャパシタ２１〜
２４と、増幅器１０の反転入力端子と出力端子との間へ
のキャパシタ２１〜２４の選択接続を行なうスイッチＳ
Ｗ□〜ＳＷ、、−と、キャパシタ１５と、スイッチ８
ＶＶ’ｔおよびＳＷ２とから構成される。スイッチ５Ｗ
１１〜Ｓ Ｗｌａおよび５Ｗｚｔ ” ５Ｗｚ４は、端
子４から与えられる選択信号φ１１〜φ１４およびφ２
１およびφ、４によシそれぞれ開閉制御される。また、
スイッチＳＷｌおよびＳＷ２は端子３からのクロック信
号φｌおよびφ鵞によりそれぞれ開閉制御される。すな
わち、信号φ１およびφ２が高レベル電圧のときスイッ
チＳＷｌおよびＳＷ２は閉じ、低レベル電位のとき開く
。
６は、例えば１次のＳＣ回路を含む。このＳＣ回路は、
演算増幅器１０と、複数の第１のキャパシタ１１〜１４
と、入力端子１と演算増幅器１００反転入力端子との間
へのキャパシタ１１〜１４の選択接続を行なりスイッチ
ＳＷ１！〜５Ｗ１４と、複数の第２のキャパシタ２１〜
２４と、増幅器１０の反転入力端子と出力端子との間へ
のキャパシタ２１〜２４の選択接続を行なうスイッチＳ
Ｗ□〜ＳＷ、、−と、キャパシタ１５と、スイッチ８
ＶＶ’ｔおよびＳＷ２とから構成される。スイッチ５Ｗ
１１〜Ｓ Ｗｌａおよび５Ｗｚｔ ” ５Ｗｚ４は、端
子４から与えられる選択信号φ１１〜φ１４およびφ２
１およびφ、４によシそれぞれ開閉制御される。また、
スイッチＳＷｌおよびＳＷ２は端子３からのクロック信
号φｌおよびφ鵞によりそれぞれ開閉制御される。すな
わち、信号φ１およびφ２が高レベル電圧のときスイッ
チＳＷｌおよびＳＷ２は閉じ、低レベル電位のとき開く
。
端子３には、端子１に与えられる入力信号の速度に応じ
た周波数のクロック信号が供給され、端子４には、等化
器の出力に応じた選択信号が供給される。例えば２００
Ｋｂ／Ｓの入力信号に対するクロック信号の周波数をｆ
ｌとすると、とのクロック周波数において、選択信号に
より１６種の利得特性が得られるとする。この等信器’
に６４ｋｂ／Ｓの入力信号に対して用いるときには、ク
ロック周波数をｈ ＝ ｆＩＸ ６４／２００とすれは
よい。
た周波数のクロック信号が供給され、端子４には、等化
器の出力に応じた選択信号が供給される。例えば２００
Ｋｂ／Ｓの入力信号に対するクロック信号の周波数をｆ
ｌとすると、とのクロック周波数において、選択信号に
より１６種の利得特性が得られるとする。この等信器’
に６４ｋｂ／Ｓの入力信号に対して用いるときには、ク
ロック周波数をｈ ＝ ｆＩＸ ６４／２００とすれは
よい。
第３図（ｂＪを参照すると、本発明の第２の実施例は、
第１の等化回路６と、等化回路６の出力が与えられる第
２の等化回路７と、信号入力端子１゜３〜５と、信号出
力端子２とから構成される。回路６および７は第３図（
Ｃ）の回路を用いる。端子３には、端子１に与えられる
入力信号の速度に応じた周波数のクロック信号が供給さ
れ、端子４には、等信器の出力だけＩｃ基づく選択信号
が与えられ、端子５には、等信器の出力と入力信号の速
度とに基づく選択信号が与えられる。本実施例では、回
路７は各入力信号速度に対してそれぞれ、例えば１６種
の利得特性を有する。
第１の等化回路６と、等化回路６の出力が与えられる第
２の等化回路７と、信号入力端子１゜３〜５と、信号出
力端子２とから構成される。回路６および７は第３図（
Ｃ）の回路を用いる。端子３には、端子１に与えられる
入力信号の速度に応じた周波数のクロック信号が供給さ
れ、端子４には、等信器の出力だけＩｃ基づく選択信号
が与えられ、端子５には、等信器の出力と入力信号の速
度とに基づく選択信号が与えられる。本実施例では、回
路７は各入力信号速度に対してそれぞれ、例えば１６種
の利得特性を有する。
次に第３の実施例について説明する。基本回路構成は第
２の実施例と同じでちる。本実施例では、第３図（ｂｌ
において、端子３には、端子１に与えられる入力信号
の速度に応じた周波数のクロック信号が供給され、端子
４および５には、等信器の出力と入力信号の速度とに基
づく選択信号がそれぞれ与えられる。回路６および７は
それぞれ第１および第２の入力信号速度に対して１６種
の利得特性を有する。この第１および第２の入力信号速
度以外の信号速度に対して利得特性はこれら２つの利得
特性の組み合わせによシ得られる。
２の実施例と同じでちる。本実施例では、第３図（ｂｌ
において、端子３には、端子１に与えられる入力信号
の速度に応じた周波数のクロック信号が供給され、端子
４および５には、等信器の出力と入力信号の速度とに基
づく選択信号がそれぞれ与えられる。回路６および７は
それぞれ第１および第２の入力信号速度に対して１６種
の利得特性を有する。この第１および第２の入力信号速
度以外の信号速度に対して利得特性はこれら２つの利得
特性の組み合わせによシ得られる。
第４図（ａｌは、２００ ｋ ｂ ／ ｓの信号速度に
対して最適化された各容量値を有するキャパシタ１１〜
１４および２１〜２４を備えた等信器６の１６種の特性
（ステップＯ〜１５）（実線）１１ｃ示す。信号速度が
２００ｋｂ／８のときには等信器７は用いない。次に、
６４ｋｂ／ｓの信号速度のための等信器は、等信器６に
２００ｋｂ／ｓ信号受信時に供給していたクロックのク
ロック周波数ｔ６４／２００倍したクロック信号を供給
し、利得特性１ｃ５４ｋＨ２％？ｆＦ＃Ｋｆｆ［ｉ７．
ｈｆ７：、。ｅｏｉＩ、６４ｋｂ／ｓ。 （ｊｉ信
号速度におけるステップ１５を実現するために、２００
ｋ ｂ ／ ｓの信号速度におけるステップ１２を周
波数７７トしたもの（第４図（ａＪの参照記号人参照）
ｔｌ−選択し、３２ＫＨｚＫおける利得（４５ｄＢ）に
対する不足分を等信器７ｔ−用いて補正する。この例で
は等信器７は２００ｋｂ／ｓ未満の信号速度に対して用
いられる。
対して最適化された各容量値を有するキャパシタ１１〜
１４および２１〜２４を備えた等信器６の１６種の特性
（ステップＯ〜１５）（実線）１１ｃ示す。信号速度が
２００ｋｂ／８のときには等信器７は用いない。次に、
６４ｋｂ／ｓの信号速度のための等信器は、等信器６に
２００ｋｂ／ｓ信号受信時に供給していたクロックのク
ロック周波数ｔ６４／２００倍したクロック信号を供給
し、利得特性１ｃ５４ｋＨ２％？ｆＦ＃Ｋｆｆ［ｉ７．
ｈｆ７：、。ｅｏｉＩ、６４ｋｂ／ｓ。 （ｊｉ信
号速度におけるステップ１５を実現するために、２００
ｋ ｂ ／ ｓの信号速度におけるステップ１２を周
波数７７トしたもの（第４図（ａＪの参照記号人参照）
ｔｌ−選択し、３２ＫＨｚＫおける利得（４５ｄＢ）に
対する不足分を等信器７ｔ−用いて補正する。この例で
は等信器７は２００ｋｂ／ｓ未満の信号速度に対して用
いられる。
第４図（ｂ）は等信器７の特性例を示す。今、２００ｋ
ｂ／ｓから６４ ｋ ｂ ／ ｓへの変換において等信
器６のステップを例えば３ステップ−律にシフトする場
合は３２ｋＨｚにおける利得が約８．４ ｄＢ低下する
（２．８ｄＢ／ステツプ）。等信器７の役割はこの利得
低下分を補正すると同時に傾斜特性の補正を行うことで
ある。
ｂ／ｓから６４ ｋ ｂ ／ ｓへの変換において等信
器６のステップを例えば３ステップ−律にシフトする場
合は３２ｋＨｚにおける利得が約８．４ ｄＢ低下する
（２．８ｄＢ／ステツプ）。等信器７の役割はこの利得
低下分を補正すると同時に傾斜特性の補正を行うことで
ある。
以上、３つの実施例のうちいずれを選択するかは、信号
速度の種類とアイ開口率に対する要求に依存する。
速度の種類とアイ開口率に対する要求に依存する。
例えば、信号速度の範囲が広くかつ高いアイ開口率が要
求される場合は第１の実施例が、高い開口率が要求され
ない場合には第３の実施例が選択され、信号速度の範囲
が狭くかつ高いアイ開口率が要求される場合は第２の実
施が選択される。
求される場合は第１の実施例が、高い開口率が要求され
ない場合には第３の実施例が選択され、信号速度の範囲
が狭くかつ高いアイ開口率が要求される場合は第２の実
施が選択される。
等信器６において、６４ｋｂ／ｓの信号に対するステッ
プ１４として、ｚｏｏｋｂ／ｓの信号に対する各ステッ
プ０〜１５のうちのどのステップが最適であるかをシミ
ュレーションによシ確認した。
プ１４として、ｚｏｏｋｂ／ｓの信号に対する各ステッ
プ０〜１５のうちのどのステップが最適であるかをシミ
ュレーションによシ確認した。
その結果を第２図に示す。同図（ａ）は２００ｋｂ／ｓ
に対するステップ１４ｔ−用いた場合、同図（ｂ）は２
００ｋｂ／ｓの信号に対するステップ１１を用た場合を
示し、等信器７としては６４ ｋ ｂ ／ ｓ用に最適
化したものを用いた。これをみると明らかに同図（ｂｌ
の方が良好な特性であることがわかる。すなわち、６４
ｋ ｂ ／ ｓ用等化器６としては２００ｋｂ／ｓ用
等化器６の３ステツプシフトしたものを用いる０ 以上、本発明には、回路規模の大きい等信器のキャパシ
タを共用化することによって、回路規模を小さくシ、キ
ャパシタ切替えの制御を簡単にすることができという効
果がある。さらに、第２の等信器を設けこれをＥＱＬ２
ｔ−各信号速度毎に最適化することによシ、良好な特性
を得ることができる。
に対するステップ１４ｔ−用いた場合、同図（ｂ）は２
００ｋｂ／ｓの信号に対するステップ１１を用た場合を
示し、等信器７としては６４ ｋ ｂ ／ ｓ用に最適
化したものを用いた。これをみると明らかに同図（ｂｌ
の方が良好な特性であることがわかる。すなわち、６４
ｋ ｂ ／ ｓ用等化器６としては２００ｋｂ／ｓ用
等化器６の３ステツプシフトしたものを用いる０ 以上、本発明には、回路規模の大きい等信器のキャパシ
タを共用化することによって、回路規模を小さくシ、キ
ャパシタ切替えの制御を簡単にすることができという効
果がある。さらに、第２の等信器を設けこれをＥＱＬ２
ｔ−各信号速度毎に最適化することによシ、良好な特性
を得ることができる。
第１図は従来の等化器のアイダイヤグラムを示す図、第
工図（ａ）および（ｂｌは本発明の実施例のアイダイヤ
グラムを示す図、第３図（ａｌおよび（ｂ）はそれ示す
回路図および第４図（ａ）および（ｂ）は本発明による
等化器の利得特性を示す図である。 図において、１〜５・・・端子、６，７・・・等化回路
。 １０・・・増幅器、１１〜１４，１５．２１〜２４・・
・キャパシタ。 代理人 弁理士 内 原 晋□パ１第７図
”パ 第２図 （ｂノ ル３り
工図（ａ）および（ｂｌは本発明の実施例のアイダイヤ
グラムを示す図、第３図（ａｌおよび（ｂ）はそれ示す
回路図および第４図（ａ）および（ｂ）は本発明による
等化器の利得特性を示す図である。 図において、１〜５・・・端子、６，７・・・等化回路
。 １０・・・増幅器、１１〜１４，１５．２１〜２４・・
・キャパシタ。 代理人 弁理士 内 原 晋□パ１第７図
”パ 第２図 （ｂノ ル３り
Claims (3)
- （１）クロック信号に応答して入力信号のサンプリング
を行なうためのスイッチング手段と、演算増幅手段と、
複数のキャパシタと、選択信号に応答して前記複数のキ
ャパシタの少なくとも１つを選択し該選択信号に対応し
た周波数−利得特性を得るための選択手段とを含む少な
くとも１つの等化回路を備え、前記クロック信号の周波
数を前記入力信号の速度に応じて変化させるとともに前
記選択信号を前記入力信号の速度および等化器の出力に
応じて変化させることを特徴とするスイッチトキャパシ
タ自動線路等化器。 - （２）クロック信号に応答して入力信号のサンプリング
を行なうためのスイッチング手段と、演算増幅手段と、
複数のキャパシタと、選択信号に応答して前記複数のキ
ャパシタの少なくとも１つを選択し該選択信号に対応し
た周波数−利得特性を得るための選択手段とをそれぞれ
含む第１および第２の等化回路を備え、前記第１の等化
回路への前記クロック信号の周波数を前記入力信号の速
度に応じて変化させるとともに該第１の等化回路への前
記選択信号を等化器の出力に応じて変化させ、前記第２
の等化回路への前記クロック信号の周波数を前記入力信
号の速度に応じて変化させるとともに該第２の等化回路
への前記選択信号を前記入力信号の速度および等化器の
出力に応じて変化させることを特徴とするスイッチトキ
ャパシタ自動線路等化器。 - （３）クロック信号に応答して入力信号のサンプリング
を行なうためのスイッチング手段と、演算増幅手段と、
複数のキャパシタと、選択信号に応答して前記複数のキ
ャパシタの少なくとも１つを選択し該選択信号に対応し
た周波数−利得特性を得るための選択手段とをそれぞれ
含む少なくとも１つの第１および第２の等化回路を備え
、該第１および第２の等化回路は相互に異なる複数の第
１の周波数−利得特性および複数の第２の周波数−利得
特性をそれぞれ有し、前記入力信号の速度および等化器
の出力に基づいて前記複数の第１の周波数−利得特性う
ちの一つと前記複数の第２の周波数−利得特性うちの一
つとを選択することを特徴とするスイッチトキャパシタ
自動線路等化器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184815A JPS6162241A (ja) | 1984-09-04 | 1984-09-04 | スイツチトキヤパシタ自動線路等化器 |
| DE8585111107T DE3586867T2 (de) | 1984-09-04 | 1985-09-03 | In abhaengigkeit eines eingangssignals mit variabler datenrate betreibbarer leitungsentzerrer. |
| EP85111107A EP0174005B1 (en) | 1984-09-04 | 1985-09-03 | Line equalizer operable in response to an input signal of a variable data rate |
| US06/772,538 US4686686A (en) | 1984-09-04 | 1985-09-04 | Line equalizer operable in response to an input signal of a variable data rate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184815A JPS6162241A (ja) | 1984-09-04 | 1984-09-04 | スイツチトキヤパシタ自動線路等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6162241A true JPS6162241A (ja) | 1986-03-31 |
| JPH0511450B2 JPH0511450B2 (ja) | 1993-02-15 |
Family
ID=16159768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59184815A Granted JPS6162241A (ja) | 1984-09-04 | 1984-09-04 | スイツチトキヤパシタ自動線路等化器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4686686A (ja) |
| EP (1) | EP0174005B1 (ja) |
| JP (1) | JPS6162241A (ja) |
| DE (1) | DE3586867T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028625A (ja) * | 2005-07-14 | 2007-02-01 | Altera Corp | プログラム可能な、レシーバの等化回路および方法 |
| CN111769651A (zh) * | 2020-08-13 | 2020-10-13 | 广东电网有限责任公司 | 一种低压供电线路的线损分析方法及系统 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623670B1 (fr) * | 1987-11-24 | 1990-03-09 | Trt Telecom Radio Electr | Circuit analogique pour modem en bande de base |
| DE3900633C2 (de) * | 1988-01-11 | 2000-01-20 | Ricoh Kk | Faxgerät |
| US4964116A (en) * | 1988-11-02 | 1990-10-16 | Ant Nachrichtentechnik Gmbh | DS3 - line interface linear array (lila) |
| JP3168576B2 (ja) * | 1990-07-09 | 2001-05-21 | ソニー株式会社 | 波形等化フィルタ装置 |
| US5218621A (en) * | 1991-04-04 | 1993-06-08 | Motorola, Inc. | Adaptive digital equalization filter |
| US5566206A (en) * | 1993-06-18 | 1996-10-15 | Qualcomm Incorporated | Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver |
| EP0656694A3 (en) * | 1993-11-30 | 1999-12-01 | AT&T Corp. | Equalizer with line length detection |
| US5774496A (en) * | 1994-04-26 | 1998-06-30 | Qualcomm Incorporated | Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver |
| US6965624B2 (en) * | 1999-03-17 | 2005-11-15 | Lambda Physik Ag | Laser gas replenishment method |
| US6914950B1 (en) | 2000-07-31 | 2005-07-05 | Lyrtech Inc. | Multi-protocol receiver |
| US7376205B1 (en) * | 2001-11-20 | 2008-05-20 | Xilinx, Inc. | Device and method for compensation of transmission line distortion |
| US7668237B2 (en) * | 2002-02-22 | 2010-02-23 | Harman Becker Automotive Systems Gmbh | Equalizer containing a plurality of interference correcting equalizer sections |
| US8432959B2 (en) * | 2007-10-31 | 2013-04-30 | Agere Systems Llc | Method and apparatus for equalization using one or more qualifiers |
| US8315298B2 (en) * | 2007-10-31 | 2012-11-20 | Agere Systems Inc. | Method and apparatus for rate-dependent equalization |
| JP2011041172A (ja) * | 2009-08-18 | 2011-02-24 | Ricoh Co Ltd | 電子ボリューム回路 |
| US9484878B2 (en) * | 2014-02-18 | 2016-11-01 | Viasat, Inc. | Equalization of frequency-dependent gain |
| US9722828B2 (en) * | 2015-09-23 | 2017-08-01 | Qualcomm Incorporated | Switch capacitor decision feedback equalizer with internal charge summation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780851A (en) * | 1980-11-07 | 1982-05-20 | Seiko Epson Corp | Fsk demodulating circut |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4365338A (en) * | 1980-06-27 | 1982-12-21 | Harris Corporation | Technique for high rate digital transmission over a dynamic dispersive channel |
| JPS57152855U (ja) * | 1981-03-20 | 1982-09-25 | ||
| CA1176719A (en) * | 1982-08-18 | 1984-10-23 | Jeffrey H. Bennett | Switched-capacitor variable equalizer |
| US4555788A (en) * | 1984-02-23 | 1985-11-26 | Itt Corporation | Multiple rate baseband receiver |
-
1984
- 1984-09-04 JP JP59184815A patent/JPS6162241A/ja active Granted
-
1985
- 1985-09-03 DE DE8585111107T patent/DE3586867T2/de not_active Expired - Fee Related
- 1985-09-03 EP EP85111107A patent/EP0174005B1/en not_active Expired
- 1985-09-04 US US06/772,538 patent/US4686686A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780851A (en) * | 1980-11-07 | 1982-05-20 | Seiko Epson Corp | Fsk demodulating circut |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028625A (ja) * | 2005-07-14 | 2007-02-01 | Altera Corp | プログラム可能な、レシーバの等化回路および方法 |
| CN111769651A (zh) * | 2020-08-13 | 2020-10-13 | 广东电网有限责任公司 | 一种低压供电线路的线损分析方法及系统 |
| CN111769651B (zh) * | 2020-08-13 | 2022-04-19 | 广东电网有限责任公司 | 一种低压供电线路的线损分析方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0174005A3 (en) | 1988-07-06 |
| EP0174005A2 (en) | 1986-03-12 |
| US4686686A (en) | 1987-08-11 |
| DE3586867D1 (de) | 1993-01-14 |
| EP0174005B1 (en) | 1992-12-02 |
| JPH0511450B2 (ja) | 1993-02-15 |
| DE3586867T2 (de) | 1993-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6162241A (ja) | スイツチトキヤパシタ自動線路等化器 | |
| US7301391B2 (en) | Filtering variable offset amplifier | |
| US5075633A (en) | Instrumentation amplifier with single supply capacity and simplified gain equation | |
| JPH06188838A (ja) | サンプリングレートコンバータ | |
| JPS60260222A (ja) | 適応可変スイツチトキヤパシタフイルタ | |
| US5942942A (en) | Differential amplifier with double output stages | |
| US5363102A (en) | Offset-insensitive switched-capacitor gain stage | |
| US6421341B1 (en) | High speed packet switching controller for telephone switching system | |
| EP0388958B1 (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| JPS61198909A (ja) | スイツチトキヤパシタ自動線路等化器 | |
| JPS60106223A (ja) | ミユ−テイング機能を具えたスイッチ回路 | |
| US4918397A (en) | Gain control circuit | |
| US4439739A (en) | Circuit arrangement with electronically controllable transfer characteristic | |
| US5216355A (en) | Electronic volume controller | |
| EP0266159B1 (en) | Digital muting circuit | |
| EP0199631A2 (en) | Method of configuring N-TH degree switched capacitor filter | |
| JPH04160912A (ja) | 電子ボリューム | |
| JP2548157B2 (ja) | 利得制御回路 | |
| US5483293A (en) | Output control circuit capable of carrying out a wide variety of fade operations | |
| JP2994920B2 (ja) | ガンマ補正回路 | |
| JPH0224406B2 (ja) | ||
| JPS586607A (ja) | 利得可変増幅器 | |
| JPS62150915A (ja) | ゲイン調整回路 | |
| JPH0946275A (ja) | 適応型波形等化器 | |
| JP2764945B2 (ja) | ディジタル復調装置 |