JPH0511450B2 - - Google Patents
Info
- Publication number
- JPH0511450B2 JPH0511450B2 JP59184815A JP18481584A JPH0511450B2 JP H0511450 B2 JPH0511450 B2 JP H0511450B2 JP 59184815 A JP59184815 A JP 59184815A JP 18481584 A JP18481584 A JP 18481584A JP H0511450 B2 JPH0511450 B2 JP H0511450B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- equalizer
- gain
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は線路損失特性を自動的に等化するスイ
ツチトキヤパシタ線路等化器に関する。
ツチトキヤパシタ線路等化器に関する。
複数の異なる速度の信号に対して等化動作を行
なう従来のスイツチトキヤパシタ（以下SCと称
す）線路等化器としては、次の２つの構成が知ら
れている。
なう従来のスイツチトキヤパシタ（以下SCと称
す）線路等化器としては、次の２つの構成が知ら
れている。
１つは、各信号速度に対してそれぞれ別の容量
値を有するキヤパシタを選択しこれによつて等化
器の周波数−利得特性（以下、利得特性と称す）
を可変する構成である。また、他の１つは各信号
速度に対して同一のキヤパシタを用い、SC回路
の各スイツチ駆動用クロツク信号の周波数を信号
速度毎に切り替える構成である。SC回路に与え
るクロツク信号の周波数は信号速度に比例してい
る。
値を有するキヤパシタを選択しこれによつて等化
器の周波数−利得特性（以下、利得特性と称す）
を可変する構成である。また、他の１つは各信号
速度に対して同一のキヤパシタを用い、SC回路
の各スイツチ駆動用クロツク信号の周波数を信号
速度毎に切り替える構成である。SC回路に与え
るクロツク信号の周波数は信号速度に比例してい
る。
自動線路等化器としては、従来、粗調整用等化
器と微調整用等化器とを組み合わせた構成が用い
られている。粗調整用等化器は、１つの信号速度
に対して、例えば、16個の利得特性を有してお
り、各利得特性毎に予め最適化された容量値のキ
ヤパシタを用いて等化特性を実現している。従つ
て、等化特性を可変する場合には、キヤパシタを
切り替えることになる。しかしながら、各信号速
度毎に全てのキヤパシタを切り替える構成である
と多くのキヤパシタが必要になり、回路規模が大
きくなり、キヤパシタ切り替えの制御も複雑にな
る。また、クロツク信号の周波数を切り替える構
成においては、周波数切替えにより線路等化器の
利得特性は周波数軸上でシフトされるが、等化さ
れるべき線路の損失特性（周波数−利得特性）は
そのままシフトされないので線路等化器の利得特
性を線路の損失特性とが一致しなくなり、アイ開
口率等が劣化する。後者の構成によるアイダイヤ
グラムを第１図に示す。これは200Kb／Ｓ（キロ
ビツト／秒）の信号速度のために最適化された線
路等化器を64Kb／Ｓの信号速度のためクロツク
周波数をシフトして得られたものである。
器と微調整用等化器とを組み合わせた構成が用い
られている。粗調整用等化器は、１つの信号速度
に対して、例えば、16個の利得特性を有してお
り、各利得特性毎に予め最適化された容量値のキ
ヤパシタを用いて等化特性を実現している。従つ
て、等化特性を可変する場合には、キヤパシタを
切り替えることになる。しかしながら、各信号速
度毎に全てのキヤパシタを切り替える構成である
と多くのキヤパシタが必要になり、回路規模が大
きくなり、キヤパシタ切り替えの制御も複雑にな
る。また、クロツク信号の周波数を切り替える構
成においては、周波数切替えにより線路等化器の
利得特性は周波数軸上でシフトされるが、等化さ
れるべき線路の損失特性（周波数−利得特性）は
そのままシフトされないので線路等化器の利得特
性を線路の損失特性とが一致しなくなり、アイ開
口率等が劣化する。後者の構成によるアイダイヤ
グラムを第１図に示す。これは200Kb／Ｓ（キロ
ビツト／秒）の信号速度のために最適化された線
路等化器を64Kb／Ｓの信号速度のためクロツク
周波数をシフトして得られたものである。
本発明の目的は上述の欠点を除去したスイツチ
トキヤパシタ自動線路等化器を提供することにあ
る。
トキヤパシタ自動線路等化器を提供することにあ
る。
次に本発明について図面を参照して詳細に説明
する。
する。
本発明の実施例を説明する前に、異なる入力信
号速度に対して等化動作を行う等化回路の参考例
について説明する。第３図ａを参照すると、第１
参考例は、等化回路６と、デイジタル入力信号が
与えられる入力信号入力端子１と、回路６の出力
が得られる出力端子２と、クロツク信号が与えら
れるクロツク信号入力端子３と、選択信号が与え
られる選択信号入力端子４とから構成される。
号速度に対して等化動作を行う等化回路の参考例
について説明する。第３図ａを参照すると、第１
参考例は、等化回路６と、デイジタル入力信号が
与えられる入力信号入力端子１と、回路６の出力
が得られる出力端子２と、クロツク信号が与えら
れるクロツク信号入力端子３と、選択信号が与え
られる選択信号入力端子４とから構成される。
第３図ｃを参照すると、本参考例に用いる等化
回路６は、例えば１次のSC回路を含む。このSC
回路は、演算増幅器１０と、複数の第１のキヤパ
シタ１１〜１４と、入力端子１と演算増幅器１０
の反転入力端子との間へのキヤパシタ１１〜１４
の選択接続を行なうスイツチSW11〜SW14と、複
数の第２のキヤパシタ２１〜２４と、増幅器１０
の反転入力端子と出力端子との間へのキヤパシタ
２１〜２４の選択接続を行なうスイツチSW21〜
SW24と、キヤパシタ１５と、スイツチSW1およ
びSW2とから構成される。スイツチSW11〜SW14
およびSW21〜SW24は、端子４から与えられる選
択信号φ11〜φ14およびφ21およびφ24によりそれぞ
れ開閉制御される。また、スイツチSW1および
SW2は端子３からのクロツク信号φ1およびφ2に
よりそれぞれ開閉制御される。すなわち、信号
φ1およびφ2が高レベル電圧のときスイツチSW1
およびSW2は閉じ、低レベル電位のとき開く。信
号φ1，φ2は互いに逆極性となる信号である。
回路６は、例えば１次のSC回路を含む。このSC
回路は、演算増幅器１０と、複数の第１のキヤパ
シタ１１〜１４と、入力端子１と演算増幅器１０
の反転入力端子との間へのキヤパシタ１１〜１４
の選択接続を行なうスイツチSW11〜SW14と、複
数の第２のキヤパシタ２１〜２４と、増幅器１０
の反転入力端子と出力端子との間へのキヤパシタ
２１〜２４の選択接続を行なうスイツチSW21〜
SW24と、キヤパシタ１５と、スイツチSW1およ
びSW2とから構成される。スイツチSW11〜SW14
およびSW21〜SW24は、端子４から与えられる選
択信号φ11〜φ14およびφ21およびφ24によりそれぞ
れ開閉制御される。また、スイツチSW1および
SW2は端子３からのクロツク信号φ1およびφ2に
よりそれぞれ開閉制御される。すなわち、信号
φ1およびφ2が高レベル電圧のときスイツチSW1
およびSW2は閉じ、低レベル電位のとき開く。信
号φ1，φ2は互いに逆極性となる信号である。
端子３には、端子１に与えられる入力信号の速
度に応じた周波数のクロツク信号が供給され、端
子４には、等化器の出力に応じた選択信号が供給
される。例えば200Kb／Ｓの入力信号に対するク
ロツク信号の周波数を1とすると、このクロツク
周波数において、選択信号により16種の利得特性
が得られるとする。この等化器を64kb／ｓの入
力信号に対して用いるときには、クロツク周波数
を2＝1×64／200とすればよい。
度に応じた周波数のクロツク信号が供給され、端
子４には、等化器の出力に応じた選択信号が供給
される。例えば200Kb／Ｓの入力信号に対するク
ロツク信号の周波数を1とすると、このクロツク
周波数において、選択信号により16種の利得特性
が得られるとする。この等化器を64kb／ｓの入
力信号に対して用いるときには、クロツク周波数
を2＝1×64／200とすればよい。
次に本発明の実施例について説明する。本実施
例では、第３図ｂにおいて、端子３には、端子１
に与えられる入力信号の速度に応じた周波数のク
ロツク信号が供給され、端子４および５には、等
化器の出力と入力信号の速度とに基づく選択信号
がそれぞれ与えられる。回路６および７はそれぞ
れ第１および第２の入力信号速度に対して16種の
利得特性を有する。この第１および第２の入力信
号速度以外の信号速度に対して利得特性はこれら
２つの利得特性の組み合わせにより得られる。
例では、第３図ｂにおいて、端子３には、端子１
に与えられる入力信号の速度に応じた周波数のク
ロツク信号が供給され、端子４および５には、等
化器の出力と入力信号の速度とに基づく選択信号
がそれぞれ与えられる。回路６および７はそれぞ
れ第１および第２の入力信号速度に対して16種の
利得特性を有する。この第１および第２の入力信
号速度以外の信号速度に対して利得特性はこれら
２つの利得特性の組み合わせにより得られる。
第４図ａは、200kb／ｓの信号速度に対して最
適化された各容量値を有するキヤパシタ１１〜１
４および２１〜２４を備えた等化器６の16種の特
性（ステツプ０〜15）（実線）を示す。信号速度
が200kb／ｓのときには等化器７は用いない。次
に、64kb／ｓの信号速度のための等化器は、等
化器６に200kb／ｓ信号受信時に供給していたク
ロツクのクロツク周波数を64/200倍したクロツク
信号を供給し、利得特性を64kHz帯域に周波数シ
フトする。この時、64kb／ｓの信号速度におけ
るステツプ１５を実現するために、200kb／ｓの
信号速度におけるステツプ１２を周波数シフトし
たもの（第４図ａの参照記号Ａ参照）を選択し、
32KHzにおける利得（45dB）に対する不足分を
等化器７を用いて補正する。この例では等化器７
は200kb／ｓ未満の信号速度に対して用いられ
る。
適化された各容量値を有するキヤパシタ１１〜１
４および２１〜２４を備えた等化器６の16種の特
性（ステツプ０〜15）（実線）を示す。信号速度
が200kb／ｓのときには等化器７は用いない。次
に、64kb／ｓの信号速度のための等化器は、等
化器６に200kb／ｓ信号受信時に供給していたク
ロツクのクロツク周波数を64/200倍したクロツク
信号を供給し、利得特性を64kHz帯域に周波数シ
フトする。この時、64kb／ｓの信号速度におけ
るステツプ１５を実現するために、200kb／ｓの
信号速度におけるステツプ１２を周波数シフトし
たもの（第４図ａの参照記号Ａ参照）を選択し、
32KHzにおける利得（45dB）に対する不足分を
等化器７を用いて補正する。この例では等化器７
は200kb／ｓ未満の信号速度に対して用いられ
る。
第４図ｂは等化器７の特性例を示す。今、
200kb／ｓから64kb／ｓへの変換において等化器
６のステツプを例えば３ステツプ一律にシフトす
る場合は32kHzにおける利得が約8.4dB低下する
（2.8dB／ステツプ）。等化器７の役割はこの利得
低下分を補正すると同時に傾斜特性の補正を行う
ことである。
200kb／ｓから64kb／ｓへの変換において等化器
６のステツプを例えば３ステツプ一律にシフトす
る場合は32kHzにおける利得が約8.4dB低下する
（2.8dB／ステツプ）。等化器７の役割はこの利得
低下分を補正すると同時に傾斜特性の補正を行う
ことである。
等化器６において、64kb／ｓの信号に対する
ステツプ14として、200kb／ｓの信号に対する各
ステツプ０〜15のうちどのステツプが最適である
かをシミユレーシヨンにより確認した。その結果
を第２図に示す。同図ａは200kb／ｓに対するス
テツプ14を用いた場合、同図ｂは200kb／ｓの信
号に対するステツプ11を用た場合を示し、等化器
７として64kb／ｓ用に最適化したものを用いた。
これをみると明らかに同図ｂの方が良好な特性で
あることがわかる。すなわち、64kb／ｓ用等化
器６としては200kb／ｓ用等化器６の３ステツプ
シフトとしたものを用いる。
ステツプ14として、200kb／ｓの信号に対する各
ステツプ０〜15のうちどのステツプが最適である
かをシミユレーシヨンにより確認した。その結果
を第２図に示す。同図ａは200kb／ｓに対するス
テツプ14を用いた場合、同図ｂは200kb／ｓの信
号に対するステツプ11を用た場合を示し、等化器
７として64kb／ｓ用に最適化したものを用いた。
これをみると明らかに同図ｂの方が良好な特性で
あることがわかる。すなわち、64kb／ｓ用等化
器６としては200kb／ｓ用等化器６の３ステツプ
シフトとしたものを用いる。
以上、本発明には、回路規模の大きい等化器の
キヤパシタを共用化することによつて、回路規模
を小さくし、キヤパシタ切替えの制御を簡単にす
ることができるという効果がある。さらに、第２
の等化器を設けことをEQL２を各信号速度毎に
最適化することにより、良好な特性を得ることが
できる。
キヤパシタを共用化することによつて、回路規模
を小さくし、キヤパシタ切替えの制御を簡単にす
ることができるという効果がある。さらに、第２
の等化器を設けことをEQL２を各信号速度毎に
最適化することにより、良好な特性を得ることが
できる。
第１図は従来の等化器のアイダイヤグラムを示
す図、第２図ａおよびｂは本発明の実施例のアイ
ダイヤグラムを示す図、第３図ａおよびｂはそれ
ぞれは参考例と本発明の実施例を示すブロツク
図、第３図ｃは本実施例に用いる等化回路を示す
回路図および第４図ａおよびｂは本発明による等
化器の利得特性を示す図である。 図において、１〜５……端子、６，７……等化
回路、１０……増幅器、１１〜１４，１５，２１
〜２４……キヤパシタ。
す図、第２図ａおよびｂは本発明の実施例のアイ
ダイヤグラムを示す図、第３図ａおよびｂはそれ
ぞれは参考例と本発明の実施例を示すブロツク
図、第３図ｃは本実施例に用いる等化回路を示す
回路図および第４図ａおよびｂは本発明による等
化器の利得特性を示す図である。 図において、１〜５……端子、６，７……等化
回路、１０……増幅器、１１〜１４，１５，２１
〜２４……キヤパシタ。
Claims (1)
- 【特許請求の範囲】 １ クロツク信号に応答して入力信号のサンプリ
ングを行なうためのスイツチング手段と、演算増
幅手段と、複数のキヤパシタと、選択信号に応答
して前記複数のキヤパシタの少なくとも１つを選
択し該選択信号に対応した周波数−利得特性を得
るための選択手段とをそれぞれ含む少なくとも１
つの第１および第２の等化回路を備え、 該第１および第２の等化回路は相互に異なる複
数の第１の周波数−利得特性および複数の第２の
周波数−利得特性をそれぞれ有し、 前記複数の第１の周波数−利得特性は前記入力
信号の所定の速度に対して最適化された特性を有
し、前記選択信号に応答して前記第１の周波数−
利得特性が切替わり、 前記入力信号の速度が前記所定の速度より低い
とき、該入力信号速度に応じたクロツク信号が前
記第１、第２の等化回路の前記スイツチング手段
に供給されると共に、前記第１の周波数−利得特
性がシフトし、前記第２の周波数−利得特性のう
ちの１つが選択されることを特徴とするスイツチ
トキヤパシタ自動線路等化器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184815A JPS6162241A (ja) | 1984-09-04 | 1984-09-04 | スイツチトキヤパシタ自動線路等化器 |
| EP85111107A EP0174005B1 (en) | 1984-09-04 | 1985-09-03 | Line equalizer operable in response to an input signal of a variable data rate |
| DE8585111107T DE3586867T2 (de) | 1984-09-04 | 1985-09-03 | In abhaengigkeit eines eingangssignals mit variabler datenrate betreibbarer leitungsentzerrer. |
| US06/772,538 US4686686A (en) | 1984-09-04 | 1985-09-04 | Line equalizer operable in response to an input signal of a variable data rate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184815A JPS6162241A (ja) | 1984-09-04 | 1984-09-04 | スイツチトキヤパシタ自動線路等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6162241A JPS6162241A (ja) | 1986-03-31 |
| JPH0511450B2 true JPH0511450B2 (ja) | 1993-02-15 |
Family
ID=16159768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59184815A Granted JPS6162241A (ja) | 1984-09-04 | 1984-09-04 | スイツチトキヤパシタ自動線路等化器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4686686A (ja) |
| EP (1) | EP0174005B1 (ja) |
| JP (1) | JPS6162241A (ja) |
| DE (1) | DE3586867T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623670B1 (fr) * | 1987-11-24 | 1990-03-09 | Trt Telecom Radio Electr | Circuit analogique pour modem en bande de base |
| DE3900633C2 (de) * | 1988-01-11 | 2000-01-20 | Ricoh Kk | Faxgerät |
| US4964116A (en) * | 1988-11-02 | 1990-10-16 | Ant Nachrichtentechnik Gmbh | DS3 - line interface linear array (lila) |
| JP3168576B2 (ja) * | 1990-07-09 | 2001-05-21 | ソニー株式会社 | 波形等化フィルタ装置 |
| US5218621A (en) * | 1991-04-04 | 1993-06-08 | Motorola, Inc. | Adaptive digital equalization filter |
| US5566206A (en) * | 1993-06-18 | 1996-10-15 | Qualcomm Incorporated | Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver |
| EP0656694A3 (en) * | 1993-11-30 | 1999-12-01 | AT&T Corp. | Equalizer with line length detection |
| US5774496A (en) * | 1994-04-26 | 1998-06-30 | Qualcomm Incorporated | Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver |
| US6965624B2 (en) * | 1999-03-17 | 2005-11-15 | Lambda Physik Ag | Laser gas replenishment method |
| US6914950B1 (en) | 2000-07-31 | 2005-07-05 | Lyrtech Inc. | Multi-protocol receiver |
| US7376205B1 (en) * | 2001-11-20 | 2008-05-20 | Xilinx, Inc. | Device and method for compensation of transmission line distortion |
| US7668237B2 (en) * | 2002-02-22 | 2010-02-23 | Harman Becker Automotive Systems Gmbh | Equalizer containing a plurality of interference correcting equalizer sections |
| US7697600B2 (en) * | 2005-07-14 | 2010-04-13 | Altera Corporation | Programmable receiver equalization circuitry and methods |
| US8432959B2 (en) * | 2007-10-31 | 2013-04-30 | Agere Systems Llc | Method and apparatus for equalization using one or more qualifiers |
| US8315298B2 (en) * | 2007-10-31 | 2012-11-20 | Agere Systems Inc. | Method and apparatus for rate-dependent equalization |
| JP2011041172A (ja) * | 2009-08-18 | 2011-02-24 | Ricoh Co Ltd | 電子ボリューム回路 |
| US9484878B2 (en) | 2014-02-18 | 2016-11-01 | Viasat, Inc. | Equalization of frequency-dependent gain |
| US9722828B2 (en) * | 2015-09-23 | 2017-08-01 | Qualcomm Incorporated | Switch capacitor decision feedback equalizer with internal charge summation |
| CN111769651B (zh) * | 2020-08-13 | 2022-04-19 | 广东电网有限责任公司 | 一种低压供电线路的线损分析方法及系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4365338A (en) * | 1980-06-27 | 1982-12-21 | Harris Corporation | Technique for high rate digital transmission over a dynamic dispersive channel |
| JPS5780851A (en) * | 1980-11-07 | 1982-05-20 | Seiko Epson Corp | Fsk demodulating circut |
| JPS57152855U (ja) * | 1981-03-20 | 1982-09-25 | ||
| CA1176719A (en) * | 1982-08-18 | 1984-10-23 | Jeffrey H. Bennett | Switched-capacitor variable equalizer |
| US4555788A (en) * | 1984-02-23 | 1985-11-26 | Itt Corporation | Multiple rate baseband receiver |
-
1984
- 1984-09-04 JP JP59184815A patent/JPS6162241A/ja active Granted
-
1985
- 1985-09-03 DE DE8585111107T patent/DE3586867T2/de not_active Expired - Fee Related
- 1985-09-03 EP EP85111107A patent/EP0174005B1/en not_active Expired
- 1985-09-04 US US06/772,538 patent/US4686686A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4686686A (en) | 1987-08-11 |
| JPS6162241A (ja) | 1986-03-31 |
| DE3586867T2 (de) | 1993-04-01 |
| EP0174005A3 (en) | 1988-07-06 |
| EP0174005A2 (en) | 1986-03-12 |
| EP0174005B1 (en) | 1992-12-02 |
| DE3586867D1 (de) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6162241A (ja) | スイツチトキヤパシタ自動線路等化器 | |
| US4769612A (en) | Integrated switched-capacitor filter with improved frequency characteristics | |
| JP2508616B2 (ja) | サンプリングレ―トコンバ―タ | |
| US7301391B2 (en) | Filtering variable offset amplifier | |
| US5363102A (en) | Offset-insensitive switched-capacitor gain stage | |
| US5942942A (en) | Differential amplifier with double output stages | |
| EP0388958B1 (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| US4453143A (en) | Switched-capacitor variable equalizer | |
| US4439739A (en) | Circuit arrangement with electronically controllable transfer characteristic | |
| GB2113955A (en) | Noise reduction circuits | |
| CA1175505A (en) | Circuit arrangement with electronically controllable transfer characteristic | |
| EP0199631A2 (en) | Method of configuring N-TH degree switched capacitor filter | |
| JPH04160912A (ja) | 電子ボリューム | |
| JPS58200624A (ja) | 切換え可能な遅延回路 | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPH0793579B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0513049Y2 (ja) | ||
| JPH0224406B2 (ja) | ||
| JP2764945B2 (ja) | ディジタル復調装置 | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| SU1078588A1 (ru) | Дифференциальный усилитель | |
| JP2001285026A (ja) | 時定数切換回路および波形成形回路 | |
| JPS62235828A (ja) | 可変等化器 | |
| JP2002064361A (ja) | トランスバーサルフィルタ |