JPS6165340A - フア−ムウエアのデバツグ方法 - Google Patents
フア−ムウエアのデバツグ方法Info
- Publication number
- JPS6165340A JPS6165340A JP59187671A JP18767184A JPS6165340A JP S6165340 A JPS6165340 A JP S6165340A JP 59187671 A JP59187671 A JP 59187671A JP 18767184 A JP18767184 A JP 18767184A JP S6165340 A JPS6165340 A JP S6165340A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- package
- firmware
- socket
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ファームウェアのデバッグ方法に係り、特に
デバッグ用ＲｏＭを補助パッケージに搭載して設計し、
設計完成後補助パッケージのＲ。
デバッグ用ＲｏＭを補助パッケージに搭載して設計し、
設計完成後補助パッケージのＲ。
Ｍをパッケージに移管搭載するファームウェアのデバッ
グ方法に関するものである。
グ方法に関するものである。
計算機の機能や命令を実現するために、純粋のハードウ
ェアでなくマイクロプログラムを使用するファームウェ
アには、マイクロプログラムのなかの誤りを見つけて訂
正するデバッグ用ＲｏＭが用いられている。
ェアでなくマイクロプログラムを使用するファームウェ
アには、マイクロプログラムのなかの誤りを見つけて訂
正するデバッグ用ＲｏＭが用いられている。
従来のファームウェアのデバッグ方法は、ＲｏＭ用パッ
ケージにＲｏＭ用ソケットを実装しておき、ツアームラ
壺アの設計が完成した時点で、パッケージに実装したソ
ケットを取外し正式にＲ。
ケージにＲｏＭ用ソケットを実装しておき、ツアームラ
壺アの設計が完成した時点で、パッケージに実装したソ
ケットを取外し正式にＲ。
Ｍを搭載するという手段がとられている。
（発明が解決しようとする問題点〕
上記構成のファームウェアのデバッグする方法では、ソ
ケットを取外すのでソケットを無駄にする問題があり、
取り外しにも工数を要するとともに、パターンのスルー
ホールの破損等信頼度上好ましくないというそれぞれの
問題点があった。
ケットを取外すのでソケットを無駄にする問題があり、
取り外しにも工数を要するとともに、パターンのスルー
ホールの破損等信頼度上好ましくないというそれぞれの
問題点があった。
本発明は、上記の問題点を解消した容易にデバッグ可能
なファームウェアのデバッグ方法を提供するもので、そ
の手段は、ファームウェアのデバソゲ用ＲｏＭを搭載す
るパッケージに並列に接続可能な補助パッケージをバン
クボードを介して配設し、該補助パッケージにＲｏＭ用
ＩＣソケ・ノドを実装してＲｏＭを搭載し、ファームウ
ェアの設計完成後、前記補助パッケージに搭載したＲｏ
Ｍを取外し、前記パッケージに搭載するようにしたこと
によってなされる。
なファームウェアのデバッグ方法を提供するもので、そ
の手段は、ファームウェアのデバソゲ用ＲｏＭを搭載す
るパッケージに並列に接続可能な補助パッケージをバン
クボードを介して配設し、該補助パッケージにＲｏＭ用
ＩＣソケ・ノドを実装してＲｏＭを搭載し、ファームウ
ェアの設計完成後、前記補助パッケージに搭載したＲｏ
Ｍを取外し、前記パッケージに搭載するようにしたこと
によってなされる。
上記ファームウェアのデバッグ方法は、ＲｏＭ搭載用の
パッケージにＲｏＭ用ＩＣソケ・ノドおよびＲｏＭを搭
載せず、ＲｏＭ搭載用のバ・ノケージに実装したソケッ
トに並列に接続可能な補助ツク・ツケージにＲｏＭ用Ｉ
Ｃソケットを実装してＲｏＭを搭載し、ファームウェア
の設計完成後、補助バ・７ケージのＲｏＭをＲｏＭ搭載
用のパッケージに移管搭載するようにした経済的なもの
である。
パッケージにＲｏＭ用ＩＣソケ・ノドおよびＲｏＭを搭
載せず、ＲｏＭ搭載用のバ・ノケージに実装したソケッ
トに並列に接続可能な補助ツク・ツケージにＲｏＭ用Ｉ
Ｃソケットを実装してＲｏＭを搭載し、ファームウェア
の設計完成後、補助バ・７ケージのＲｏＭをＲｏＭ搭載
用のパッケージに移管搭載するようにした経済的なもの
である。
以下図面を参照しながら本発明に係るファームウェアの
デバッグ方法の実施例について詳細に説明する。
デバッグ方法の実施例について詳細に説明する。
第１図は、本発明に係るファームウェアのデバッグ方法
の一実施例を説明するための斜視図である。
の一実施例を説明するための斜視図である。
ファームウェアを構成するＲｏＭ用パッケージ１に、Ｒ
ｏＭ用ソケット４を実装して半田ディツプ等により接着
する。そしてＲｏＭ用パッケージ１にはバンクボード２
に接続する複数のコネクタ３が付設されており、このＲ
ｏＭ用パッケージ１をバンクボード２へ装着して、Ｒｏ
Ｍ用パッケージ１への信号、電源供給が行なわれるが、
ＲｏＭ用パッケージｌに直接ＲｏＭを搭載して設計を行
なうと、前述したようにＲｏＭ用パッケージ１に損傷を
与え信頼度上好ましくないので、バックボード２に装着
したＲｏＭ用パッケージ１と対応する側に、補助パッケ
ージ５を配設するのであるが、この補助パ・７ケージ５
には、前記ＲｏＭ用パッケージ１に実装したＲｏＭ用ソ
ケットと並列接続が可能な、コネクタ６とＩＣソケット
７が実装されており、さらにＲｏＭ、ＲＡＭ書込みイン
ターフェース用コネクタ８が付設されている。
ｏＭ用ソケット４を実装して半田ディツプ等により接着
する。そしてＲｏＭ用パッケージ１にはバンクボード２
に接続する複数のコネクタ３が付設されており、このＲ
ｏＭ用パッケージ１をバンクボード２へ装着して、Ｒｏ
Ｍ用パッケージ１への信号、電源供給が行なわれるが、
ＲｏＭ用パッケージｌに直接ＲｏＭを搭載して設計を行
なうと、前述したようにＲｏＭ用パッケージ１に損傷を
与え信頼度上好ましくないので、バックボード２に装着
したＲｏＭ用パッケージ１と対応する側に、補助パッケ
ージ５を配設するのであるが、この補助パ・７ケージ５
には、前記ＲｏＭ用パッケージ１に実装したＲｏＭ用ソ
ケットと並列接続が可能な、コネクタ６とＩＣソケット
７が実装されており、さらにＲｏＭ、ＲＡＭ書込みイン
ターフェース用コネクタ８が付設されている。
このように形成した補助パッケージ５を、Ｒ。
Ｍ用パッケージ１と対称となるように、バックボード２
に装着すれば、ＲｏＭ用パッケージ１に実装されたＲｏ
Ｍ用ソケット４と、補助パッケージ５に実装されたＩＣ
ソケット７とが並列に接続されているので、この補助パ
ッケージ５に実装されたＩＣソケット７に、ファームウ
ェアのＲｏＭを搭載して、ファームウェアの設計を完成
したるのち、前記補助パッケージ５に搭載されているＲ
ｏＭをＲｏＭ用パッケージ１に移管搭載する構成とした
ものである。
に装着すれば、ＲｏＭ用パッケージ１に実装されたＲｏ
Ｍ用ソケット４と、補助パッケージ５に実装されたＩＣ
ソケット７とが並列に接続されているので、この補助パ
ッケージ５に実装されたＩＣソケット７に、ファームウ
ェアのＲｏＭを搭載して、ファームウェアの設計を完成
したるのち、前記補助パッケージ５に搭載されているＲ
ｏＭをＲｏＭ用パッケージ１に移管搭載する構成とした
ものである。
以上の説明から明らかなように、本発明に係るファーム
ウェアのデバッグ方法によれば、ファームウェアのデバ
ッグ作業能率が向上するとともに、ＲｏＭ用パッケージ
の損傷の恐れがなくなり信頼度が向上し、経済的効果が
大である。
ウェアのデバッグ方法によれば、ファームウェアのデバ
ッグ作業能率が向上するとともに、ＲｏＭ用パッケージ
の損傷の恐れがなくなり信頼度が向上し、経済的効果が
大である。
第１図は、本発明に係るファームウェアのデバッグ方法
の一実施例を説明するための斜視図である。 図中、１はＲｏＭ用パッケージ、２はバックボード、３
，６はコネクタ、４はＲｏＭ用ソケット、５は補助パッ
ケージ、７はＩＣソケット、８はＲｏＭ、ＲＡＭ書込み
インタフェース用コネクタ、をそれぞれ示す。
の一実施例を説明するための斜視図である。 図中、１はＲｏＭ用パッケージ、２はバックボード、３
，６はコネクタ、４はＲｏＭ用ソケット、５は補助パッ
ケージ、７はＩＣソケット、８はＲｏＭ、ＲＡＭ書込み
インタフェース用コネクタ、をそれぞれ示す。
Claims (1)
- ファームウェアのデバッグ用ＲｏＭを搭載するパッケー
ジに並列に接続可能な補助パッケージをバックボードを
介して配設し、該補助パッケージにＲｏＭ用ＩＣソケッ
トを実装してＲｏＭを搭載し、ファームウェアの設計完
成後、前記補助パッケージに搭載したＲｏＭを取外し、
前記パッケージに搭載するようにしたことを特徴とする
ファームウェアのデバッグ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187671A JPS6165340A (ja) | 1984-09-06 | 1984-09-06 | フア−ムウエアのデバツグ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187671A JPS6165340A (ja) | 1984-09-06 | 1984-09-06 | フア−ムウエアのデバツグ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6165340A true JPS6165340A (ja) | 1986-04-03 |
Family
ID=16210111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59187671A Pending JPS6165340A (ja) | 1984-09-06 | 1984-09-06 | フア−ムウエアのデバツグ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165340A (ja) |
-
1984
- 1984-09-06 JP JP59187671A patent/JPS6165340A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6165340A (ja) | フア−ムウエアのデバツグ方法 | |
| JPH0414889A (ja) | 回路モジュール | |
| JPH0541555Y2 (ja) | ||
| JPS607118A (ja) | コンデンサ | |
| JPS62283696A (ja) | プリント基板 | |
| JPS622702Y2 (ja) | ||
| JPH04102594U (ja) | 多層基板の着脱機構 | |
| JPS59149389U (ja) | プリント配線板用コネクタ | |
| JPS58142861U (ja) | マルチコネクタ− | |
| JPH0617329Y2 (ja) | フレキシブルプリント基板 | |
| JPS5878678U (ja) | プリント基板装置 | |
| JPH06125170A (ja) | 外部記憶装置 | |
| JPH0517975U (ja) | イン・サーキツト・エミユレータ内蔵ｌｓｉソケツト | |
| JPS5838180U (ja) | Ｌｅｄ表示器 | |
| JPS58175678U (ja) | 並行線保護構造 | |
| JPH04147588A (ja) | プリント配線基板装置 | |
| JPS59121856U (ja) | プリント基板 | |
| JPS609286U (ja) | ケ−ブル接続構造 | |
| JPS6057166U (ja) | プリント配線板 | |
| JPS62285450A (ja) | Ｉｃフラツトパツケ−ジ | |
| JPS58489U (ja) | クレ−ト構造 | |
| JPS59158348U (ja) | ほうろう基板 | |
| JPS586281U (ja) | プリント配線板 | |
| JPS63177583A (ja) | 配線基板への部品固定方法 | |
| JPS58158472U (ja) | プリント基板 |